三星擬率先使用3nm，比較5nm性能提升30%能耗降低一半

1 月 3 日消息，據(jù)國(guó)外媒體報(bào)道，在芯片制造工藝方面，為蘋果、華為等制造芯片的臺(tái)積電近幾年走在行業(yè)的前列，率先量產(chǎn)了 7nm 工藝，更先進(jìn)的 5nm 工藝預(yù)計(jì)在今年一季度投產(chǎn)。

但在下一代的 3nm 芯片制造工藝方面，臺(tái)積電可能會(huì)有來自三星的挑戰(zhàn)，后者擬率先使用這一先進(jìn)的工藝制造芯片。

外媒是在三星電子實(shí)際領(lǐng)導(dǎo)人李在镕參觀韓國(guó)京畿道華城的半導(dǎo)體研發(fā)中心的報(bào)道中，透露三星擬率先量產(chǎn) 3nm 工藝的，在當(dāng)?shù)貢r(shí)間周四的這一次參觀中，李在镕他們討論了成為全球首個(gè)利用 3nm 工藝制造芯片的戰(zhàn)略。

從外媒的報(bào)道來看，三星電子的 3nm 制程工藝，將采用 GAA 架構(gòu)，這一架構(gòu)也是目前 FinFET 技術(shù)的繼任者，能使芯片制造商發(fā)展到微芯片的工藝范圍。

在 3nm 的工藝量產(chǎn)之前，三星還需要量產(chǎn) 5nm 工藝，三星在去年 4 月份完成了基于 EUV 技術(shù)的 5nm FinFET 制程技術(shù)的研發(fā)，預(yù)計(jì)在今年上半年能夠大規(guī)模量產(chǎn)。

三星方面表示，同 5nm 制程工藝相比，3nm GAA 技術(shù)能使芯片的理論面積縮小 35%，能耗則能降低 50%，性能則會(huì)提高 30%。

周四參觀華城的半導(dǎo)體研發(fā)中心，是三星電子披露的李在镕在 2020 年的首個(gè)官方行程，三星的發(fā)言人表示，李在镕再次參觀華城的報(bào)道體研發(fā)中心，凸顯了三星電子成為頂級(jí)非存儲(chǔ)芯片制造的決心。

亞馬遜、Facebook 等沒有芯片制造能力的科技巨頭們都已開始自研 AI 芯片和數(shù)據(jù)中心芯片，以更好的適應(yīng)自身業(yè)務(wù)的發(fā)展，這也將導(dǎo)致對(duì)芯片制造需求的增加，三星已看好這一領(lǐng)域的發(fā)展，準(zhǔn)備增加在芯片制造方面的投資，去年年底，三星電子已宣布計(jì)劃未來 10 年投資 133 萬億韓元，折合約 1147 億美元，用于發(fā)展芯片制造業(yè)務(wù)。