0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

半導(dǎo)體工藝節(jié)點(diǎn)的主觀因素和客觀因素

汽車(chē)玩家 ? 來(lái)源:集微網(wǎng) ? 作者:Oliver ? 2019-12-08 10:10 ? 次閱讀

晶圓代工的工藝節(jié)點(diǎn)有許多,做選擇的主觀因素是基于IC設(shè)計(jì)公司對(duì)于工藝和市場(chǎng)的判斷,而客觀因素,則是龍頭代工企業(yè)的產(chǎn)能問(wèn)題。

目前市面上的高端手機(jī)處理器中,除了三星的Exynos芯片之外,幾乎全都采用臺(tái)積電的7nm或其衍生工藝制成,這直接讓臺(tái)積電市值飆升到了2849.23億美元,一舉超過(guò)三星成為了亞洲最有價(jià)值的公司。

臺(tái)積電第三季度財(cái)報(bào)顯示,7nm營(yíng)收占比高達(dá)27%,臺(tái)積電今年新增的2%產(chǎn)能也全投在了這一節(jié)點(diǎn),預(yù)計(jì)7nm年產(chǎn)能規(guī)模高達(dá)100萬(wàn)片。盡管如此,臺(tái)積電還是低估了今年的晶圓代工市場(chǎng),第四季度7nm產(chǎn)能接單全滿,明年上半年也供不應(yīng)求,甚至連16nm、12nm以及10nm也開(kāi)始陷入產(chǎn)能不足的境地。

越來(lái)越細(xì)分的工藝節(jié)點(diǎn)

隨著半導(dǎo)體工藝不斷演進(jìn),摩爾定律已經(jīng)很難去完美的遵循。于是乎,各種過(guò)渡工藝成為了代工廠的法寶。在臺(tái)積電的原始7nm(N7)和5nm(N5)之間,就有N7P、N7+和6nm(N6)三種選擇,而N5也有一個(gè)增強(qiáng)版本N5P,如此細(xì)分的工藝節(jié)點(diǎn),究竟在性能上有多大的區(qū)分呢?

根據(jù)集微網(wǎng)此前報(bào)道,N7P 與 N7 的設(shè)計(jì)規(guī)則相同,晶體管密度沒(méi)有增加,但新工藝優(yōu)化了前端(FEOL)和中端(MOL)制程,可在相同功率下將性能提升7%、或在同頻下降低10%的功耗。

N7+引進(jìn)了ASML的EUV設(shè)備,并使用了5層的EUV光罩層。相較于N7工藝,N7+可以將晶體管密度提升了20%,同等功耗水平下能夠提供10%的性能增幅,或者同性能節(jié)省15%的功耗。

N6雖然比N5低一個(gè)版本,但該節(jié)點(diǎn)的量產(chǎn)時(shí)間預(yù)計(jì)比N5還要晚。N6是N7的EUV等效工藝,其使用的EUV光罩層比N7+要多,而且兼容于N7,從而能讓大部分N7客戶更容易升級(jí)到這一節(jié)點(diǎn)。相比于N7,N6晶體管密度提升45%,可帶來(lái)15%的性能提升或20%的功耗下降。

N5是臺(tái)積電明年的重頭戲,目前已知僅有華為和蘋(píng)果將會(huì)倒入這一最先進(jìn)的節(jié)點(diǎn)。該節(jié)點(diǎn)將全面使用EUV工藝(14-15層),相較于N7節(jié)點(diǎn), N5的晶體管密度大增80%,并帶來(lái)同功耗15%的性能提升或者同性能30%的節(jié)能。

N5P工藝作為N5的進(jìn)階版,在基礎(chǔ)上采取了FEOL 和 MOL 優(yōu)化。相比于N5,N5P能讓芯片在相同功率下提升7%的性能,或在同頻下降低15%的功耗。

均以N7為基準(zhǔn),通過(guò)上表不難看出,臺(tái)積電這些細(xì)分節(jié)點(diǎn)每一代之間的區(qū)別并不大。所以,作為手機(jī)CPU廠商來(lái)說(shuō),最先進(jìn)的工藝不一定是最好的選擇。市場(chǎng)消息透露,N7+流片費(fèi)用為2.1億人民幣,而N5全光罩流片費(fèi)用更高達(dá)3億人民幣,在這些細(xì)分工藝之間的升級(jí)同樣意味著高昂的成本,芯片廠商需要充分考慮個(gè)中商業(yè)因素。

芯片廠商的主觀抉擇

華為麒麟990系列的工藝選擇很好理解,5G版本集成的5G基帶會(huì)占用很多的晶體管,因此選擇了目前最優(yōu)的N7+工藝,而4G版本在GPU和NPU大幅優(yōu)化過(guò)后,N7足矣。

而關(guān)于高通剛剛發(fā)布的驍龍865,外界存在諸多疑問(wèn),例如“為何不用EUV工藝?”、“為什么不找三星代工?”。集微網(wǎng)記者從第四屆高通驍龍技術(shù)峰會(huì)上獲悉,高通選擇臺(tái)積電的N7P來(lái)代工驍龍865,一方面更符合商業(yè)利益,另一方面能讓供應(yīng)鏈更多樣化,因?yàn)橥瑫r(shí)推出的驍龍765/765G是由三星7nm代工。

值得一提的是,驍龍865的“5G伴侶”驍龍X55基帶同樣是采用了臺(tái)積電的N7P工藝,由于X55大概率將會(huì)被下一代5G iPhone采用,業(yè)內(nèi)人士@手機(jī)晶片達(dá)人 透露,原本高通也打算在三星代工驍龍X55,但蘋(píng)果方面表示僅會(huì)使用臺(tái)積電生產(chǎn)的驍龍X55。

最后,關(guān)于不支持5G的蘋(píng)果A13和聯(lián)發(fā)科的業(yè)界第一顆5G SoC “天璣1000”。前者因?yàn)椴恢С?G,退而求其次選擇N7P工藝,合情合理。那么集成了5G基帶的“天璣1000”為何只使用了臺(tái)積電N7工藝呢?

據(jù)了解, “天璣1000”采用了主頻高達(dá)2.6GHz的4個(gè)ARM Cortex-A77大核,而A77架構(gòu)的性能相比上一代的A76架構(gòu)提升了20%。GPU也采用了最新的ARM Mali-G77 MC9,相比上一代的Mali-G77提升了40%。

有了A77和G77這樣的左膀右臂,聯(lián)發(fā)科或許認(rèn)為N7足矣。更重要的是,N7與N6兼容,聯(lián)發(fā)科作為第一個(gè)試水5G SoC的芯片廠商,一旦采用N7的天璣1000帶來(lái)了不錯(cuò)的營(yíng)收,那么在衍生版本中平滑的升級(jí)到N6將會(huì)幫助聯(lián)發(fā)科進(jìn)一步擴(kuò)大優(yōu)勢(shì)。

客觀因素導(dǎo)致群雄逐“產(chǎn)”

各大手機(jī)廠商對(duì)于工藝節(jié)點(diǎn)的選擇,還受到一個(gè)重要的客觀因素影響,那就是臺(tái)積電的產(chǎn)能問(wèn)題。據(jù)了解,臺(tái)積電今年N7+的產(chǎn)能十分稀缺,很難滿足大客戶的批量生產(chǎn),所以只有麒麟990系列的5G版本采用了該工藝。

所以,對(duì)于臺(tái)積電而言,加購(gòu)EUV機(jī)臺(tái)刻不容緩。因?yàn)镹7之后的每一個(gè)工藝節(jié)點(diǎn)都需要用到EUV設(shè)備,而EUV設(shè)備的年產(chǎn)量十分有限,2018年總產(chǎn)量?jī)H有22臺(tái),今年雖然增加了產(chǎn)能,但預(yù)計(jì)也只有30臺(tái)左右。

其次,7nm和5nm的擴(kuò)產(chǎn)必須雙管齊下。此前,臺(tái)積電大幅上調(diào)了今年的資本開(kāi)支,從原定110億美元增加到了140-150億美元,增幅超過(guò)40%,其中有25億美元用于5nm工藝擴(kuò)產(chǎn),剩余用于先進(jìn)工藝研發(fā)和其他工藝產(chǎn)能擴(kuò)充。根據(jù)臺(tái)積電的規(guī)劃,5nm工藝首先在南科Fab 18工廠一期量產(chǎn),明年Q3機(jī)電室產(chǎn)能達(dá)到5.5萬(wàn)片晶圓/月,F(xiàn)ab 18工廠的二期工程也規(guī)劃了5.5萬(wàn)片晶圓/月的產(chǎn)能。

相比于5nm,臺(tái)積電7nm產(chǎn)能緊張的形勢(shì)更為嚴(yán)峻。因?yàn)?nm目前已知僅有華為海思和蘋(píng)果這兩大客戶,而在7nm方面,明年臺(tái)積電不僅有聯(lián)發(fā)科、高通這兩個(gè)手機(jī)處理器大單,還有來(lái)自電腦CPU和GPU方面的AMD、挖礦機(jī)芯片方面的比特大陸搶奪產(chǎn)能,雖然蘋(píng)果和華為旗艦芯片轉(zhuǎn)向5nm能夠空置出許多7nm產(chǎn)能,但還需要考慮到各類(lèi)中低端5G手機(jī)也將逐漸會(huì)跟進(jìn)到7nm節(jié)點(diǎn)。

可預(yù)期的時(shí)間內(nèi),市場(chǎng)需求將始終超過(guò)臺(tái)積電的產(chǎn)能水平。

2020年將迎來(lái)5G手機(jī)的第一波爆發(fā),手機(jī)芯片巨頭群雄逐鹿的好戲一觸即發(fā),而這“鹿”的其中一面,則將會(huì)是臺(tái)積電的產(chǎn)能。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 臺(tái)積電
    +關(guān)注

    關(guān)注

    44

    文章

    5685

    瀏覽量

    166926
  • 晶圓
    +關(guān)注

    關(guān)注

    52

    文章

    4973

    瀏覽量

    128252
  • 5G
    5G
    +關(guān)注

    關(guān)注

    1356

    文章

    48503

    瀏覽量

    565689
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    半導(dǎo)體制冷原理-效能影響因素及多元應(yīng)用

    現(xiàn)代科技領(lǐng)域中,半導(dǎo)體制冷技術(shù)以其獨(dú)特的優(yōu)勢(shì)廣泛應(yīng)用于各大領(lǐng)域,從日常生活中的冰箱、空調(diào),到電子設(shè)備的散熱,再到一些特殊的工業(yè)及科研場(chǎng)景。那么,這種神奇的制冷技術(shù)背后,究竟隱藏著怎樣的原理呢?半導(dǎo)體
    的頭像 發(fā)表于 01-10 09:23 ?175次閱讀
    <b class='flag-5'>半導(dǎo)體</b>制冷原理-效能影響<b class='flag-5'>因素</b>及多元應(yīng)用

    【「大話芯片制造」閱讀體驗(yàn)】+跟著本書(shū)”參觀“半導(dǎo)體工廠

    本書(shū)深入淺出,沒(méi)有晦澀難懂的公式和高深的理論,有的是豐富的彩色配圖,可以作為一本案頭小品來(lái)看,看完本書(shū)之后對(duì)制造半導(dǎo)體芯片的工藝等有個(gè)基本全面的了解。 跟著本書(shū)就好比參觀了一遍制造工廠和生產(chǎn)線
    發(fā)表于 12-16 22:47

    半導(dǎo)體行業(yè)工藝知識(shí)

    寫(xiě)在前面 本文將聚焦于半導(dǎo)體工藝這一關(guān)鍵領(lǐng)域。半導(dǎo)體工藝半導(dǎo)體行業(yè)中的核心技術(shù),它涵蓋了從原材料處理到最終產(chǎn)品制造的整個(gè)流程。
    的頭像 發(fā)表于 12-07 09:17 ?535次閱讀
    <b class='flag-5'>半導(dǎo)體</b>行業(yè)<b class='flag-5'>工藝</b>知識(shí)

    冷裂紋產(chǎn)生的三大因素

    在焊接過(guò)程中,冷裂紋是一種常見(jiàn)的焊接缺陷,它通常在焊縫冷卻到較低溫度時(shí)產(chǎn)生。冷裂紋的存在會(huì)嚴(yán)重影響焊接結(jié)構(gòu)的強(qiáng)度和韌性,甚至可能導(dǎo)致結(jié)構(gòu)的失效。本文將介紹冷裂紋產(chǎn)生的三大因素:材料因素、工藝
    的頭像 發(fā)表于 10-18 10:23 ?1184次閱讀

    影響MOSFET開(kāi)關(guān)損耗的因素

    MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor,金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)的開(kāi)關(guān)損耗是電子工程中一個(gè)關(guān)鍵的性能參數(shù),它直接影響到電路的效率、熱設(shè)計(jì)和可靠性。下面將詳細(xì)闡述MOSFET開(kāi)關(guān)損耗的概念、組成以及影響
    的頭像 發(fā)表于 09-14 16:11 ?942次閱讀

    中國(guó)半導(dǎo)體進(jìn)出口激增探秘:多重因素助推產(chǎn)業(yè)飛躍

    近年來(lái),中國(guó)半導(dǎo)體行業(yè)經(jīng)歷了前所未有的進(jìn)出口暴增現(xiàn)象,這一現(xiàn)象不僅凸顯了中國(guó)在全球半導(dǎo)體市場(chǎng)的重要地位,更反映了國(guó)內(nèi)外市場(chǎng)對(duì)于中國(guó)半導(dǎo)體產(chǎn)品的強(qiáng)勁需求。在這背后,隱藏著多方面的推動(dòng)因素
    的頭像 發(fā)表于 08-30 10:10 ?751次閱讀
    中國(guó)<b class='flag-5'>半導(dǎo)體</b>進(jìn)出口激增探秘:多重<b class='flag-5'>因素</b>助推產(chǎn)業(yè)飛躍

    mos管的選型主要考慮哪些因素

    MOSFET(金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)是一種廣泛應(yīng)用于電子電路中的功率開(kāi)關(guān)器件。選型時(shí)需要考慮多種因素,以確保MOSFET的性能滿足特定應(yīng)用的需求。 MOSFET選型指南 摘要: 本文詳細(xì)介紹
    的頭像 發(fā)表于 07-11 15:16 ?1041次閱讀

    如何降低ESP8266使用過(guò)程中的功耗?

    以下幾個(gè)客觀因素也請(qǐng)注意一下: 1.AP的信道不固定 2.HDCP信息保存到RTC-MEMORY已經(jīng)加入 3.使用的環(huán)境是IOT-DEMO 還有一個(gè)問(wèn)題就是,每次從DEEP-SLEEP喚醒后,可否設(shè)置8266掃描模式為被動(dòng)掃描,并且設(shè)置掃描次數(shù)
    發(fā)表于 07-11 07:58

    淺談?dòng)绊慚OSFET閾值電壓的因素

    MOSFET(金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)的閾值電壓(Vt)是其工作性能中的一個(gè)關(guān)鍵參數(shù),它決定了晶體管從關(guān)閉狀態(tài)過(guò)渡到開(kāi)啟狀態(tài)所需的柵極電壓大小。MOSFET的閾值電壓受到多種因素的影響,這些因素包括材料特性、結(jié)構(gòu)設(shè)計(jì)、制造
    的頭像 發(fā)表于 05-30 16:41 ?3952次閱讀

    半導(dǎo)體應(yīng)變片的主要特性有哪些?受哪些因素影響?

    半導(dǎo)體應(yīng)變片是一種利用半導(dǎo)體材料的壓阻效應(yīng)來(lái)測(cè)量應(yīng)力和應(yīng)變的傳感器。它具有多種特性,這些特性受到多種因素的影響。
    的頭像 發(fā)表于 05-16 16:31 ?3310次閱讀

    7月投產(chǎn)!積塔半導(dǎo)體特色工藝生產(chǎn)線建設(shè)項(xiàng)目迎來(lái)新節(jié)點(diǎn)

    積塔半導(dǎo)體特色工藝生產(chǎn)線建設(shè)項(xiàng)目迎來(lái)重要施工節(jié)點(diǎn),300mm車(chē)規(guī)半導(dǎo)體集成電路制造基地設(shè)備的入場(chǎng),為正式投產(chǎn)打下了堅(jiān)實(shí)基礎(chǔ),經(jīng)過(guò)調(diào)試后預(yù)計(jì)于今年7月正式投產(chǎn)。
    的頭像 發(fā)表于 04-11 10:22 ?845次閱讀

    半導(dǎo)體發(fā)展的四個(gè)時(shí)代

    公司是這一歷史階段的先驅(qū)?,F(xiàn)在,ASIC 供應(yīng)商向所有人提供了設(shè)計(jì)基礎(chǔ)設(shè)施、芯片實(shí)施和工藝技術(shù)。在這個(gè)階段,半導(dǎo)體行業(yè)開(kāi)始出現(xiàn)分化。有了設(shè)計(jì)限制,出現(xiàn)了一個(gè)更廣泛的工程師社區(qū),它們可以設(shè)計(jì)和構(gòu)建定制
    發(fā)表于 03-27 16:17

    半導(dǎo)體發(fā)展的四個(gè)時(shí)代

    等公司是這一歷史階段的先驅(qū)?,F(xiàn)在,ASIC 供應(yīng)商向所有人提供了設(shè)計(jì)基礎(chǔ)設(shè)施、芯片實(shí)施和工藝技術(shù)。在這個(gè)階段,半導(dǎo)體行業(yè)開(kāi)始出現(xiàn)分化。有了設(shè)計(jì)限制,出現(xiàn)了一個(gè)更廣泛的工程師社區(qū),它們可以設(shè)計(jì)和構(gòu)建定制
    發(fā)表于 03-13 16:52

    半導(dǎo)體封裝工藝面臨的挑戰(zhàn)

    半導(dǎo)體工藝主要是應(yīng)用微細(xì)加工技術(shù)、膜技術(shù),把芯片及其他要素在各個(gè)區(qū)域中充分連接,如:基板、框架等區(qū)域中,有利于引出接線端子,通過(guò)可塑性絕緣介質(zhì)后灌封固定,使其形成一個(gè)整體,以立體結(jié)構(gòu)方式呈現(xiàn),最終形成半導(dǎo)體封裝
    發(fā)表于 03-01 10:30 ?940次閱讀
    <b class='flag-5'>半導(dǎo)體</b>封裝<b class='flag-5'>工藝</b>面臨的挑戰(zhàn)

    半導(dǎo)體封裝工藝的研究分析

    共讀好書(shū) 張?chǎng)?苑明星 楊小渝 (重慶市聲光電有限公司) 摘 要: 對(duì)半導(dǎo)體封裝工藝的研究,先探析半導(dǎo)體工藝概述,能對(duì)其工作原理有一定的了解與掌握;再考慮
    的頭像 發(fā)表于 02-25 11:58 ?1093次閱讀
    <b class='flag-5'>半導(dǎo)體</b>封裝<b class='flag-5'>工藝</b>的研究分析