0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

CPU核心數(shù)提升但頻率或會降低

汽車玩家 ? 來源:快科技 ? 作者:憲瑞 ? 2019-11-25 09:48 ? 次閱讀

Intel在14nm制程工藝上改進出了三代工藝,從coffee lake開始使用的是14nm++工藝。雖然很多玩家覺得14nm已經(jīng)審美疲勞了,但是14nm處理器在高頻率上依然是目前的巔峰,而下一代的7nm、5nm想要做高頻率并不容易。

對玩家來說,他們喜歡看到的是處理器性能越來越強,架構(gòu)越來越先進,核心越來越多,同時功耗、發(fā)熱還要越來越低,但理想很美好,現(xiàn)實很骨感,玩家的目標跟現(xiàn)實的半導(dǎo)體工藝并不一致,不存在這種什么指標都好、成本還低的工藝,往往是需要在各種不足中妥協(xié)。

AMD在銳龍?zhí)幚砥髦凶叩穆肪€是多核,但是頻率較低,依靠更領(lǐng)先的工藝帶來的晶體管密度優(yōu)勢堆核心,而Intel目前的路線是成熟工藝堆頻率,但核心數(shù)就相對來說低了一些。

Extremetech網(wǎng)站就提出了這樣一個問題,未來可以預(yù)見Intel也會繼續(xù)提升CPU核心數(shù),但是這也意味著CPU的頻率可能會降低,一方面是核心多了提升頻率不容易,另一方面還跟10nm之后摩爾定律放緩有關(guān),包括臺積電、三星及Intel在內(nèi),從14/16nm之后晶體管密度確實高了,但是工藝的性能并沒有多少變化,Intel的14nm++工藝可以說是現(xiàn)在的巔峰了,8核酷睿i9-9900KS可以做到全核5GHz。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 處理器
    +關(guān)注

    關(guān)注

    68

    文章

    19384

    瀏覽量

    230492
  • 英特爾
    +關(guān)注

    關(guān)注

    61

    文章

    9995

    瀏覽量

    172031
  • cpu
    cpu
    +關(guān)注

    關(guān)注

    68

    文章

    10889

    瀏覽量

    212401
收藏 人收藏

    評論

    相關(guān)推薦

    變頻器頻率降低的原因及解決

    ? ? ? 變頻器作為現(xiàn)代工業(yè)控制中的關(guān)鍵設(shè)備,其性能的穩(wěn)定性和可靠性對于生產(chǎn)線的正常運行至關(guān)重要。然而,在使用過程中,變頻器頻率降低是一個常見的問題,它不僅影響了生產(chǎn)效率,還可能對設(shè)備造成損害
    的頭像 發(fā)表于 12-27 07:43 ?125次閱讀
    變頻器<b class='flag-5'>頻率</b><b class='flag-5'>降低</b>的原因及解決

    DDR內(nèi)存頻率對性能的影響

    的整體性能,特別是在處理大量數(shù)據(jù)運行復(fù)雜程序時,如視頻編輯、3D渲染和高端游戲等場景??焖俚膬?nèi)存可以縮短CPU和內(nèi)存之間的通信時間,從而提升整體系統(tǒng)的響應(yīng)效率。 二、多任務(wù)處理能力 內(nèi)存頻率
    的頭像 發(fā)表于 11-20 14:25 ?1164次閱讀

    TAS5805的PWM頻率工作中768K,如果設(shè)定到384K,功耗降低嗎?能否這樣進行調(diào)整?

    為了降低整體功耗,需要對TAS5805的功耗進行降低. 1、目前TAS5805的PWM頻率工作中768K(消耗電流:33mA),如果設(shè)定到384K,功耗
    發(fā)表于 10-11 06:08

    雙核cpu和單核cpu的區(qū)別

    理器核心連接起來,從而提高計算能力。這種設(shè)計使得處理器能夠同時執(zhí)行多個任務(wù),提高計算效率和性能。 單核CPU :只有一個處理器核心,所有的計算任務(wù)都由這一個核心來完成。單核
    的頭像 發(fā)表于 09-24 16:17 ?3440次閱讀

    蘋果 A18 芯片發(fā)布:CPU 提升 30%、GPU 提升 40%

    CPU 包括 2 個性能核心和 4 個效率核心,比 iPhone 15 的 A16 Bionic 快 30%,能耗降低 30% 。 GPU 方面,A18 芯片的 5 核 GPU
    的頭像 發(fā)表于 09-11 12:19 ?708次閱讀
    蘋果 A18 芯片發(fā)布:<b class='flag-5'>CPU</b> <b class='flag-5'>提升</b> 30%、GPU <b class='flag-5'>提升</b> 40%

    AMD將推出Zen5架構(gòu)CPU,效能比Zen4快40%

    AMD的Zen 5 CPU架構(gòu)采用了臺積電的3納米制程。雖然目前關(guān)于Zen 5 CPU的細節(jié)尚不清楚,預(yù)計將提高性能效率,內(nèi)建人工智能和機器學(xué)習(xí)優(yōu)化,并重新管道化前端。據(jù)報道,單核心
    的頭像 發(fā)表于 08-08 14:25 ?561次閱讀

    晶振受熱起振停振的現(xiàn)象

    ?晶體振蕩器利用石英晶體的壓電效應(yīng)來產(chǎn)生非常穩(wěn)定且精確的振蕩頻率。為什么晶振在受熱后,會出現(xiàn)頻率不穩(wěn)定,甚至有時會起振停振的現(xiàn)象呢? 01?起振?? 在溫度升高的情況下,有些晶振
    的頭像 發(fā)表于 06-30 15:29 ?1942次閱讀
    晶振受熱<b class='flag-5'>會</b>起振<b class='flag-5'>或</b>停振的現(xiàn)象

    ESP32-C3模塊通過GPIO發(fā)送數(shù)據(jù)到FPGA,這個數(shù)據(jù)是解包后的核心數(shù)據(jù),還是數(shù)據(jù)包的形式?

    大家好,我想問一下ESP32-C3模塊通過GPIO發(fā)送數(shù)據(jù)到FPGA,這個數(shù)據(jù)是解包后的核心數(shù)據(jù),還是數(shù)據(jù)包的形式。關(guān)于使用FPGA對無線數(shù)據(jù)模塊的數(shù)據(jù)進行解包,獲取其中的數(shù)據(jù),整個過程是否存在相關(guān)開發(fā)資料,謝謝~
    發(fā)表于 06-07 07:17

    Lunar Lake:NPU性能全面提升,能耗也大幅降低,綜合AI算力提升至120TOPS

    英特爾CEO帕特·基辛格在COMPUTEX 2024上發(fā)表主題演講,正式公布了下一代面向AI PC的移動處理器Lunar Lake,不僅CPU、GPU、NPU性能全面提升,能耗也大幅降低,綜合AI算
    的頭像 發(fā)表于 06-05 15:54 ?8460次閱讀
    Lunar Lake:NPU性能全面<b class='flag-5'>提升</b>,能耗也大幅<b class='flag-5'>降低</b>,綜合AI算力<b class='flag-5'>提升</b>至120TOPS

    恒訊科技全面解析:如何有效降低服務(wù)器CPU利用率?

    降低服務(wù)器CPU利用率是一個涉及監(jiān)控、診斷和優(yōu)化的全面過程。以下是一些有效的方法: 1、監(jiān)控CPU使用率: 使用工具如top, htop, vmstat, iostat實時監(jiān)控
    的頭像 發(fā)表于 05-10 17:24 ?772次閱讀

    天璣9300旗艦芯:全大核CPU架構(gòu),性能與能效的提升

    “全大核”CPU 架構(gòu)設(shè)計打破常規(guī),摒棄小核,采用超大核(Arm Cortex-X)與大核(Arm Cortex-A)的組合,以更高時鐘頻率提升性能和能效,同時降低功耗,延長電池壽命。
    的頭像 發(fā)表于 05-06 10:22 ?660次閱讀

    龍芯:自主研發(fā)CPU提升性能,單核通用性能提高20倍

    張戈強調(diào),龍芯CPU的主要IP核均為自主研發(fā),這使得其性價比得到顯著提升。他指出,國產(chǎn)CPU與主流CPU的差距主要體現(xiàn)在單核性能上,而非多核性能。近年來,龍芯
    的頭像 發(fā)表于 04-25 15:26 ?835次閱讀

    Meta發(fā)布MTIA新款芯片,性能提升3倍且效率更高

    新版芯片比前代產(chǎn)品升級至 5nm 制程,物理規(guī)模擴大(增加了處理器核心數(shù)量),功耗由 25W 大幅提升至 90W,運行頻率則翻番升至 1.35GHz。
    的頭像 發(fā)表于 04-11 14:24 ?366次閱讀

    RISC-V芯片新突破:CPU與GPU一體化核心設(shè)計

    X-Silicon 的芯片與其他架構(gòu)不同,其設(shè)計將 CPU 和 GPU 的功能結(jié)合到單核架構(gòu)中。這與 Intel 和 AMD 的典型設(shè)計不同,后者有獨立的 CPU 核心和 GPU 核心
    發(fā)表于 04-07 10:41 ?766次閱讀
    RISC-V芯片新突破:<b class='flag-5'>CPU</b>與GPU一體化<b class='flag-5'>核心</b>設(shè)計

    服務(wù)器中的CPU核心和線程到底是什么?

    CPU核心作為CPU(中央處理單元)的主要處理單元。該組件從計算機內(nèi)存中讀取并執(zhí)行指令。每個核心一次只能運行一項任務(wù),因此具有多個核心
    的頭像 發(fā)表于 03-04 17:09 ?1430次閱讀