8253芯片概述
8253芯片是可編程計(jì)數(shù)器/定時(shí)器。這種芯片外形引腳都是兼容性的。8253內(nèi)部有三個(gè)計(jì)數(shù)器,分別稱為計(jì)數(shù)器0、計(jì)數(shù)器1和計(jì)數(shù)器2,他們的機(jī)構(gòu)完全相同。
每個(gè)計(jì)數(shù)器的輸入和輸出都決定于設(shè)置在控制寄存器中的控制字,互相之間工作完全獨(dú)立。每個(gè)計(jì)數(shù)器通過三個(gè)引腳和外部聯(lián)系,一個(gè)為時(shí)鐘輸入端CLK,一個(gè)為門控信號(hào)輸入端GATE,另一個(gè)為輸出端OUT。每個(gè)計(jì)數(shù)器內(nèi)部有一個(gè)8位的控制寄存器,還有一個(gè)16位的計(jì)數(shù)初值寄存器CR、一個(gè)計(jì)數(shù)執(zhí)行部件CE和一個(gè)輸出鎖存器OL。
8253的6種工作方式
方式1:計(jì)數(shù)結(jié)束中斷,GATE保持高電平,輸出NxT的低電平,后變?yōu)楦唠娖讲⒈3植蛔?。?jì)數(shù)中如果GATE突然變成低電平,然后變回高電平,則延長(zhǎng)低電平輸出時(shí)間,延長(zhǎng)時(shí)間為GATE變?yōu)榈碗娖降臅r(shí)間。
方式2:可編程單個(gè)觸發(fā)信號(hào)。與方式0一樣,只是GATE是上升沿觸發(fā)。計(jì)數(shù)期間如果GATE變?yōu)榈碗娖皆僮兏唠娖?,則重新開始計(jì)數(shù)。
方式3:速率發(fā)生器。GATE保持高電平。輸出(N-1)xT的高電平,之后輸出一個(gè)T的低電平。
方式4:方波發(fā)生器。如果N為偶數(shù),輸出占空比50%,周期NxT的方波,如果N為計(jì)數(shù),輸出的方波中高電平為(N+1)/2xT,低電平為(N-1)/2xT。
方式5:軟件觸發(fā)選通。如同方式2,只是只計(jì)數(shù)一個(gè)周期,即輸出(N-1)xT的高電平和1xT的低電平之后保持高電平不變。
方式6: 硬件觸發(fā)選通。如同方式4,GATE改為上升沿觸發(fā)。
-
定時(shí)器
+關(guān)注
關(guān)注
23文章
3254瀏覽量
115074 -
8253
+關(guān)注
關(guān)注
0文章
9瀏覽量
17461
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
評(píng)論