pcb測(cè)試技術(shù)你有沒有學(xué)會(huì)

目前隨著使用大規(guī)模集成電路的產(chǎn)品不斷出現(xiàn)，相應(yīng)的PCB的安裝和測(cè)試工作已越來越困難。雖然印制電路板的測(cè)試仍然使用在線測(cè)試技術(shù)這一傳統(tǒng)方法，但是這種方法由于芯片的小型化及封裝而變得問題越來越多。現(xiàn)在一種新的測(cè)試技術(shù)——邊界掃描測(cè)試技術(shù)已逐步得到發(fā)展，大多數(shù)的ASIC電路和許多中等規(guī)模的設(shè)備已開始利用邊界掃描測(cè)試技術(shù)進(jìn)行設(shè)計(jì)。BST技術(shù)是按照

IEEE1149.1標(biāo)準(zhǔn)，提供了一套完整的測(cè)試方案。在實(shí)際的測(cè)試中，它不需要借助于復(fù)雜和昂貴的測(cè)試設(shè)備，并且提供一種獨(dú)立于電路板技術(shù)的測(cè)試方法。采用邊界掃描測(cè)試技術(shù)進(jìn)行集成電路設(shè)計(jì)和印制電路板設(shè)計(jì)，其最大的優(yōu)點(diǎn)是測(cè)試過程簡(jiǎn)單，顯著地減少了生產(chǎn)、實(shí)驗(yàn)、使用和維修過程中的測(cè)試診斷時(shí)間，從而極大地降低了成本。

1 BST的基本組成

BST電路按照IEEE1149.1標(biāo)準(zhǔn)構(gòu)成，其中含有測(cè)試存取通道TAP及控制器、指令寄存器IR和測(cè)試數(shù)據(jù)寄存器組TDR。測(cè)試存取通道TAP是一個(gè)5芯引腳（其中l(wèi)芯為復(fù)位端）的連接器。TAP控制器是一個(gè)16狀態(tài)的狀態(tài)機(jī)，可產(chǎn)生時(shí)鐘信號(hào)和各種控制信號(hào)（即產(chǎn)生測(cè)試、移位、捕獲和更新等信號(hào)），從而使指令或測(cè)試數(shù)據(jù)移入相應(yīng)的寄存器，并控制邊界掃描測(cè)試的各種工作狀態(tài)。

1.1測(cè)試時(shí)鐘輸入端TCK

TCK信號(hào)允許集成電路IC的邊界掃描部分與系統(tǒng)內(nèi)的時(shí)鐘同步并獨(dú)立工作。1.2測(cè)試方式選擇輸入端TMS

測(cè)試方式選擇TMS引腳為控制信號(hào)，其決定TAP控制器的工作狀態(tài)。TMS須在TCK的上升沿之前建立。

1.3測(cè)試數(shù)據(jù)輸入端TDI

在測(cè)試時(shí)鐘脈沖TCK的上升沿，通過TDI串入的數(shù)據(jù)移入指令寄存器或測(cè)試數(shù)據(jù)寄存器，TAP控制器決定移入的數(shù)據(jù)是指令或測(cè)試數(shù)據(jù)。

1.4測(cè)試數(shù)據(jù)輸出端TDO

在測(cè)試時(shí)鐘脈沖TCK的下降沿，通過TDO從指令寄存器或測(cè)試數(shù)據(jù)寄存器串出數(shù)據(jù)，TAP控制器決定串出的數(shù)據(jù)是指令或測(cè)試數(shù)據(jù)。2 PCB的測(cè)試系統(tǒng)

2.1 測(cè)試系統(tǒng)結(jié)構(gòu)

其硬件包含通用的PC機(jī)、BST測(cè)試儀和串行BST信號(hào)電纜（含有4路信號(hào)的總線，其圖中數(shù)字含義如下：1為TDI、2為TCK、3為TMS、4為TDO）。測(cè)試儀通過標(biāo)準(zhǔn)并口與PC機(jī)連接，通過串行信號(hào)電纜與PCB上的測(cè)試存取口TAP相連。

假設(shè)印制電路板上有A、B、C三個(gè)模塊，模塊可以是由單個(gè)芯片或多個(gè)芯片構(gòu)成的。它們是按IEEE1149.1標(biāo)準(zhǔn)設(shè)計(jì)的，即在芯片的I/O管腳處增加BS寄存器（模塊中虛線經(jīng)過的位置），可進(jìn)行邊界掃描測(cè)試。若所設(shè)計(jì)的數(shù)字系統(tǒng)或設(shè)備有多塊PCB，可通過串行信號(hào)電纜與PCB相連。使用者可以通過編程來靈活選擇需測(cè)試的芯片、模塊或整個(gè)PCB。

2.2 測(cè)試系統(tǒng)原理

測(cè)試者可根據(jù)PCB的網(wǎng)表和器件模型，利用PC機(jī)軟件編程自動(dòng)生成檢測(cè)電路故障的測(cè)試圖形。PC機(jī)應(yīng)有兩個(gè)至少32位I/O管腳的插板，這樣可形成32位讀/寫管腳，方便讀和寫操作。

測(cè)試軟件應(yīng)包括預(yù)處理器和執(zhí)行單元。其中預(yù)處理器讀出測(cè)試圖形并獲取這些圖形可能的關(guān)系，得到的結(jié)果是一組文件，包括存儲(chǔ)和控制信息。執(zhí)行單元裝入上述文件，然后執(zhí)行測(cè)試。過程為先讀存儲(chǔ)信息，把數(shù)據(jù)置于輸入端口，從適當(dāng)?shù)妮敵龆丝谧x取數(shù)據(jù)，并同預(yù)期的結(jié)果進(jìn)行比較。若發(fā)現(xiàn)故障，將產(chǎn)生一個(gè)故障報(bào)告，并標(biāo)明故障的位置，最后加入診斷程序，給出故障的具體位置。

2.3測(cè)試內(nèi)容

·測(cè)試PCB的I/O管腳的連線。因?yàn)镻CB的I/O管腳為測(cè)試儀提供了唯一的存取通道;

·測(cè)試PCB上IC芯片的完整性，在芯片的裝配過程中，IC芯片或許己損壞?？刹捎脙?nèi)建自測(cè)試和內(nèi)部測(cè)試，以驗(yàn)證芯片的好壞;

·測(cè)試PCB上IC芯片互連的開路與短路故障，可采用外部測(cè)試加以驗(yàn)證：

·測(cè)試PCB上總線的完整性，通過其測(cè)試可檢測(cè)與總線相連的IC芯片I/O管腳是否存在開路故障。

隨著BST技術(shù)的不斷發(fā)展，PCB測(cè)試將逐步完善。由于可編程集成電路的大量使用，PCB測(cè)試的靈活性和適用性將會(huì)提高，而相應(yīng)的測(cè)試系統(tǒng)的成本將會(huì)減少。設(shè)計(jì)者可以在PCB上全部采用可編程邏輯的集成電路，只要通過軟件編程即可修改芯片邏輯，從而做成通用的印制電路板，使PCB電路板可以完成不同的功能。這樣邊界掃描測(cè)試技術(shù)將使得PCB測(cè)試更加方便快捷，極大地降低測(cè)試成本。

責(zé)任編輯：ct