可行的平臺(tái)ASIC解決方案用于實(shí)現(xiàn)芯片上的定制系統(tǒng)

雖然需要定制邏輯解決方案的系統(tǒng)設(shè)計(jì)人員越來(lái)越多地面臨新的技術(shù)挑戰(zhàn)，但他們?cè)诙ㄖ?a target="_blank">芯片產(chǎn)品方面擁有新的進(jìn)步和選擇。其中一個(gè)選擇是基于單元的ASIC和平臺(tái)ASIC解決方案之間的選擇。

兩者都是在芯片上實(shí)現(xiàn)復(fù)雜和高性能系統(tǒng)的可行途徑。確定哪種解決方案最適合應(yīng)用程序通常會(huì)混淆技術(shù)和業(yè)務(wù)考慮因素。技術(shù)考慮因素包括系統(tǒng)性能，邏輯和IP（知識(shí)產(chǎn)權(quán)）集成要求。業(yè)務(wù)問(wèn)題通常涉及產(chǎn)品市場(chǎng)窗口，預(yù)計(jì)數(shù)量，設(shè)計(jì)成本，資源和風(fēng)險(xiǎn)分析。

一般情況下，如果應(yīng)用程序要求在邏輯集成方面處于較高端（超過(guò)500萬(wàn)個(gè)ASIC門(mén)） ），就性能而言（超過(guò)300 MHz系統(tǒng)性能），由于大量預(yù)測(cè)，它絕對(duì)必須達(dá)到盡可能低的單位成本，它可能更適合基于單元的ASIC實(shí)現(xiàn)。另一方面，如果上市時(shí)間和風(fēng)險(xiǎn)緩解是驅(qū)動(dòng)因素，邏輯集成要求大約為50萬(wàn)到500萬(wàn)門(mén)，并且進(jìn)入門(mén)檻低于絕對(duì)最低單位成本的需求，那么平臺(tái)ASIC實(shí)施通常是正確的選擇。

此外，這些選項(xiàng)并不相互排斥。在其生產(chǎn)的初始階段適用于平臺(tái)ASIC的應(yīng)用可以無(wú)縫地遷移到基于單元的ASIC，在兩種解決方案之間具有類(lèi)似的基礎(chǔ)技術(shù)（硅和IP）。在這種情況下，創(chuàng)新者可以選擇通過(guò)平臺(tái)ASIC通過(guò)合理的前期投資來(lái)捕捉市場(chǎng)的新產(chǎn)品創(chuàng)意，并且在創(chuàng)新取得巨大成功的情況下仍然可以通過(guò)基于單元的ASIC降低成本。

什么是平臺(tái)ASIC？

由于平臺(tái)ASIC產(chǎn)品對(duì)于ASIC市場(chǎng)來(lái)說(shuō)相當(dāng)新，因此明確定義它們非常重要?？尚械钠脚_(tái)ASIC解決方案是一系列緊密定義的芯片，IP和設(shè)計(jì)方法，專(zhuān)注于縮短設(shè)計(jì)周期并最大限度地降低復(fù)雜系統(tǒng)的開(kāi)發(fā)成本。

這是通過(guò)解決ASIC構(gòu)造中對(duì)設(shè)計(jì)進(jìn)度及其可變性影響最大的區(qū)域來(lái)完成的。了解這三個(gè)組件中的每個(gè)組件在實(shí)現(xiàn)平臺(tái)ASIC目標(biāo)中的作用非常重要。平臺(tái)ASIC芯片通常由一組片提供，提供不同的門(mén)范圍，存儲(chǔ)器，I/O，PLL和其他知識(shí)產(chǎn)權(quán)，如高速串行器/解串器（SerDes）。平臺(tái)ASIC“片”是預(yù)先制造的器件，用于實(shí)現(xiàn)芯片上的定制系統(tǒng)（SoC）。

可以通過(guò)幾層金屬為用戶(hù)應(yīng)用定制切片。平板ASIC切片的一個(gè)示例如圖1所示。由于只有幾層金屬可以針對(duì)任何給定的設(shè)計(jì)進(jìn)行定制，因此非重復(fù)工程（NRE）成本明顯低于基于單元的ASIC開(kāi)發(fā)，其中完整掩模需要設(shè)置。

圖1＆＃151;平臺(tái)ASIC切片

與基于單元的ASIC相比，縮短平臺(tái)ASIC設(shè)計(jì)周期的關(guān)鍵因素之一是設(shè)計(jì)方法。通過(guò)從“平臺(tái)”切片開(kāi)始，平臺(tái)ASIC用戶(hù)在設(shè)計(jì)周期中處于領(lǐng)先地位。

基于單元的ASIC設(shè)計(jì)流程中的許多必需步驟通常已由平臺(tái)ASIC供應(yīng)商在設(shè)計(jì)切片時(shí)完成。 I/O布局，存儲(chǔ)器布局和布局規(guī)劃，電源網(wǎng)格設(shè)計(jì)，擴(kuò)散IP時(shí)鐘和定時(shí)，信號(hào)完整性分析和封裝只是片上預(yù)先完成的一些步驟。因此，當(dāng)用戶(hù)開(kāi)始使用平臺(tái)ASIC切片進(jìn)行設(shè)計(jì)時(shí)，他們實(shí)際上完成的步驟要少得多，因此設(shè)計(jì)周期更短。平臺(tái)ASIC設(shè)計(jì)方法的另一個(gè)關(guān)鍵組成部分涉及IP的使用。平臺(tái)ASIC中通常使用四種不同類(lèi)型的IP：

擴(kuò)散IP ＆＃151;使用標(biāo)準(zhǔn)單元，定制和/或混合信號(hào)邏輯的固定擴(kuò)散和金屬化的知識(shí)產(chǎn)權(quán)及其位置是不可移動(dòng)的。當(dāng)不用于恢復(fù)路由區(qū)域和降低功率時(shí)，擴(kuò)散的IP可以“鋪設(shè)”。

硬IP ＆＃151;使用特定于體系結(jié)構(gòu)的單元完成放置和路由的IP。由于尺寸和縱橫比是固定的，因此在空間允許的情況下這些是可移動(dòng)的。當(dāng)需要控制性能/功率限制以保證性能時(shí)，使用硬IP。一個(gè)例子是嵌入高端處理器，如ARM926。

公司IP ＆＃151; IP作為網(wǎng)表提供，包括構(gòu)建可交付成果（例如時(shí)序約束，綜合腳本，仿真模型）。它還可能包含展示位置文件。當(dāng)需要對(duì)部署進(jìn)行一些控制并且存在一些靈活性時(shí)，或者更常見(jiàn)的情況是，由于合同義務(wù)而無(wú)法提供RTL代碼，因此使用固定IP。

Soft IP ＆＃151 ; IP簡(jiǎn)單地作為RTL提供，包括構(gòu)建可交付成果（時(shí)序約束，綜合腳本）。這只是實(shí)例化并與設(shè)計(jì)的其余部分合成。軟RTL的主要優(yōu)點(diǎn)是它獨(dú)立于技術(shù)，使其易于攜帶。更高級(jí)別的SerDes鏈路層控制器，處理器外設(shè)和特定IP功能塊都可以這種方式提供。

在圖1所示的片中，8通道4.25 Gb/s SerDes就是一個(gè)例子。切片東側(cè)的擴(kuò)散IP。圖中還顯示了擴(kuò)散的ARM926處理器和雙倍數(shù)據(jù)速率（DDR2）接口。處理器還可以使用片上的“著陸區(qū)”區(qū)域?qū)崿F(xiàn)為硬IP。裸片的著陸區(qū)（特定于LSI Logic RapidChip平臺(tái)ASIC）區(qū)域?qū)ｉT(mén)設(shè)計(jì)用于使用基本晶體管結(jié)構(gòu)和存儲(chǔ)器塊以高性能實(shí)現(xiàn)諸如處理器之類(lèi)的功能。

在這種情況下，應(yīng)用程序不需要處理器。模具的著陸區(qū)域沒(méi)有浪費(fèi)，可用于實(shí)現(xiàn)其他用戶(hù)邏輯。這種著陸區(qū)的靈活性允許更好地適應(yīng)切片到多個(gè)應(yīng)用中作為擴(kuò)散IP的有吸引力的替代方案，并且可能在不使用IP的情況下浪費(fèi)芯片區(qū)域。

基于單元的ASIC或平臺(tái)ASIC？

由于平臺(tái)ASIC用戶(hù)需要定義其架構(gòu)以適應(yīng)給定的目標(biāo)平臺(tái)（片），平臺(tái)ASIC供應(yīng)商提供這些片的系列，以適應(yīng)不同的應(yīng)用，具有各種門(mén)，存儲(chǔ)器，I/O，SerDes和其他資源要求。在選擇最適合應(yīng)用的平臺(tái)ASIC切片方面擁有廣泛的選擇，可確保最終用戶(hù)獲得更高的成本效率和更快的設(shè)計(jì)周期。

但是，如果應(yīng)用程序在批量定價(jià)方面的業(yè)務(wù)要求非常嚴(yán)格，那么基于單元的ASIC可能是正確的解決方案。由于完全定義了基于單元的ASIC解決方案以?xún)H適合其預(yù)期應(yīng)用，因此它顯然提供了最高的成本效率。

許多應(yīng)用單元體積不足以證明開(kāi)發(fā)基于單元的完整掩模集成本ASIC解決方案。通常，這些應(yīng)用程序往往迫切需要快速進(jìn)入市場(chǎng)，并且可能受到動(dòng)態(tài)標(biāo)準(zhǔn)和接口的影響，這些標(biāo)準(zhǔn)和接口可能會(huì)相對(duì)較快地發(fā)生變化。

圖2顯示了典型的產(chǎn)品數(shù)量與成本分析的定義平板ASIC和基于單元的ASIC的“最佳點(diǎn)”，用于芯片上的復(fù)雜系統(tǒng)。從平臺(tái)ASIC到基于單元的ASIC的交叉產(chǎn)品體積點(diǎn)完全取決于設(shè)計(jì)的復(fù)雜性，并且因應(yīng)用而異。

圖2＆＃151;產(chǎn)品數(shù)量與成本分析

在選擇平臺(tái)ASIC和基于單元的ASIC之間的決策點(diǎn)，考慮所有相關(guān)因素非常重要。這些因素通常在不同程度上決定最終決策：

成本分析（NRE，單位成本，設(shè)計(jì)資源，設(shè)計(jì)工具）

每個(gè)解決方案實(shí)現(xiàn)的技術(shù)可行性最終產(chǎn)品目標(biāo)特征

市場(chǎng)壓力和競(jìng)爭(zhēng)格局

風(fēng)險(xiǎn)分析

工程資源和項(xiàng)目團(tuán)隊(duì)核心競(jìng)爭(zhēng)力

考慮從平臺(tái)ASIC解決方案到基于單元的ASIC設(shè)備的可用遷移路徑也非常重要。對(duì)于難以投射最終產(chǎn)品數(shù)量的應(yīng)用，平臺(tái)ASIC解決方案可以提供低成本的市場(chǎng)準(zhǔn)入點(diǎn)，而不會(huì)排除通過(guò)基于單元的ASIC等效產(chǎn)品提供的較低成本定價(jià)的未來(lái)路徑。

對(duì)于此遷移盡可能無(wú)縫地選擇供應(yīng)兩種產(chǎn)品的供應(yīng)商具有顯著的優(yōu)勢(shì)。 ASIC平臺(tái)和基于單元的產(chǎn)品供應(yīng)商使用相同的基礎(chǔ)工藝技術(shù)，兩種解決方案之間采用相同的IP和類(lèi)似方法，可以提供從平臺(tái)ASIC到基于單元的ASIC更加透明的遷移路徑。

作為L(zhǎng)SI Logic的RapidChip產(chǎn)品營(yíng)銷(xiāo)總監(jiān)，Yousef Khalilollahi負(fù)責(zé)全球RapidChip平臺(tái)ASIC的“上市”戰(zhàn)略。他的職責(zé)是致力于推動(dòng)LSI Logic在平臺(tái)ASIC市場(chǎng)的最新創(chuàng)新的引入和市場(chǎng)接受度。在擔(dān)任現(xiàn)職之前，Yousef在FPGA業(yè)務(wù)部門(mén)工作了13年，在Actel Corporation擔(dān)任過(guò)各種董事級(jí)營(yíng)銷(xiāo)和業(yè)務(wù)開(kāi)發(fā)職位。