0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

pcb設(shè)計(jì)需要遵循哪一些原則

PCB線路板打樣 ? 來(lái)源:面包板 ? 作者:面包板 ? 2020-01-28 12:33 ? 次閱讀

一、前言

PCB板上抑制干擾的途徑有:

1、減小差模信號(hào)回路面積。

2、減小高頻噪聲回流(濾波、隔離及匹配)。

3、減小共模電壓(接地設(shè)計(jì))。高速PCB EMC設(shè)計(jì)的47個(gè)原則二、PCB設(shè)計(jì)原則歸納

原則1:PCB時(shí)鐘頻率超過(guò)5MHZ或信號(hào)上升時(shí)間小于5ns,一般需要使用多層板設(shè)計(jì)。

原因:采用多層板設(shè)計(jì)信號(hào)回路面積能夠得到很好的控制。

原則2:對(duì)于多層板,關(guān)鍵布線層(時(shí)鐘線、總線、接口信號(hào)線、射頻線、復(fù)位信號(hào)線、片選信號(hào)線以及各種控制信號(hào)線等所在層)應(yīng)與完整地平面相鄰,優(yōu)選兩地平面之間。

原因:關(guān)鍵信號(hào)線一般都是強(qiáng)輻射或極其敏感的信號(hào)線,靠近地平面布線能夠使其信號(hào)回路面積減小,減小其輻射強(qiáng)度或提高抗干擾能力。

原則3:對(duì)于單層板,關(guān)鍵信號(hào)線兩側(cè)應(yīng)該包地處理。

原因:關(guān)鍵信號(hào)兩側(cè)包地,一方面可以減小信號(hào)回路面積,另外防止信號(hào)線與其他信號(hào)線之間的串?dāng)_。

原則4:對(duì)于雙層板,關(guān)鍵信號(hào)線的投影平面上有大面積鋪地,或者與單面板一樣包地打孔處理。

原因:與多層板關(guān)鍵信號(hào)靠近地平面相同。

原則5:多層板中,電源平面應(yīng)相對(duì)于其相鄰地平面內(nèi)縮5H-20H(H為電源和地平面的距離)。

原因:電源平面相對(duì)于其回流地平面內(nèi)縮可以有效抑制邊緣輻射問(wèn)題。

原則6:布線層的投影平面應(yīng)該在其回流平面層區(qū)域內(nèi)。

原因:布線層如果不在回流平面層的投影區(qū)域內(nèi),會(huì)導(dǎo)致邊緣輻射問(wèn)題,并且導(dǎo)致信號(hào)回路面積增大,從而導(dǎo)致差模輻射增大。

原則7:多層板中,單板TOP、BOTTOM層盡量無(wú)大于50MHZ的信號(hào)線,原因:最好將高頻信號(hào)走在兩個(gè)平面層之間,以抑制其對(duì)空間的輻射。

原則8:對(duì)于板級(jí)工作頻率大于50MHz的單板,若第二層與倒數(shù)第二層為布線層,則TOP和BOOTTOM層應(yīng)鋪接地銅箔。

原因:最好將高頻信號(hào)走在兩個(gè)平面層之間,以抑制其對(duì)空間的輻射。

原則9:多層板中,單板主工作電源平面(使用最廣泛的電源平面)應(yīng)與其地平面緊鄰。

原因:電源平面和地平面相鄰可以有效地減小電源電路回路面積。

原則10:在單層板中,電源走線附近必須有地線與其緊鄰、平行走線。

原因:減小電源電流回路面積。

原則11:在雙層板中,電源走線附近必須有地線與其緊鄰、平行走線。

原因:減小電源電流回路面積。

原則12:在分層設(shè)計(jì)時(shí),盡量避免布線層相鄰的設(shè)置。如果無(wú)法避免布線層相鄰,應(yīng)該適當(dāng)拉大兩布線層之間的層間距,縮小布線層與其信號(hào)回路之間的層間距。

原因:相鄰布線層上的平行信號(hào)走線會(huì)導(dǎo)致信號(hào)串?dāng)_。

原則13:相鄰平面層應(yīng)避免其投影平面重疊。

原因:投影重疊時(shí),層與層之間的耦合電容會(huì)導(dǎo)致各層之間的噪聲互相耦合。

原則14:PCB布局設(shè)計(jì)時(shí),應(yīng)充分遵守沿信號(hào)流向直線放置的設(shè)計(jì)原則,盡量避免來(lái)回環(huán)繞。

原因:避免信號(hào)直接耦合,影響信號(hào)質(zhì)量。

原則15:多種模塊電路在同一PCB上放置時(shí),數(shù)字電路模擬電路、高速與低速電路應(yīng)分開布局。

原因:避免數(shù)字電路、模擬電路、高速電路以及低速電路之間的互相干擾。

原則16:當(dāng)線路板上同時(shí)存在高、中、低速電路時(shí),應(yīng)該遵從高、中速電路遠(yuǎn)離接口。

原因:避免高頻電路噪聲通過(guò)接口向外輻射。

原則17:存在較大電流變化的單元電路或器件(如電源模塊:的輸入輸出端、風(fēng)扇及繼電器)附近應(yīng)放置儲(chǔ)能和高頻濾波電容。

原因:儲(chǔ)能電容的存在可以減小大電流回路的回路面積。

原則18:線路板電源輸入口的濾波電路應(yīng)靠近接口放置,原因:避免已經(jīng)經(jīng)過(guò)了濾波的線路被再次耦合。

原則19:在PCB板上,接口電路的濾波、防護(hù)以及隔離器件應(yīng)該靠近接口放置。

原因:可以有效的實(shí)現(xiàn)防護(hù)、濾波和隔離的效果。

原則20:如果接口處既有濾波又有防護(hù)電路,應(yīng)該遵從先防護(hù)后濾波的原則。

原因:防護(hù)電路用來(lái)進(jìn)行外來(lái)過(guò)壓和過(guò)流抑制,如果將防護(hù)電路放置在濾波電路之后,濾波電路會(huì)被過(guò)壓和過(guò)流損壞。

原則21:布局時(shí)要保證濾波電路(濾波器)、隔離以及防護(hù)電路的輸入輸出線不要相互耦合。

原因:上述電路的輸入輸出走線相互耦合時(shí)會(huì)削弱濾波、隔離或防護(hù)效果。

原則22:?jiǎn)伟迳先绻O(shè)計(jì)了接口“干凈地”,則濾波、隔離器件應(yīng)放置在“干凈地”和工作地之間的隔離帶上。

原因:避免濾波或隔離器件通過(guò)平面層互相耦合,削弱效果。

原則23: “干凈地”上,除了濾波和防護(hù)器件之外,不能放置任何其他器件,原因:“干凈地”設(shè)計(jì)的目的是保證接口輻射最小,并且“干凈地”極易被外來(lái)干擾耦合,所以“干凈地”上不要有其他無(wú)關(guān)的電路和器件。

原則24:晶體、晶振、繼電器、開關(guān)電源等強(qiáng)輻射器件遠(yuǎn)離單板接口連接器至少1000mil。

原因:將干擾會(huì)直接向外輻射或在外出電纜上耦合出電流來(lái)向外輻射。

原則25:敏感電路或器件(如復(fù)位電路、:WATCHDOG電路等)遠(yuǎn)離單板各邊緣特別是 單板接口側(cè)邊緣至少1000mil。

原因:類似于單板接口等地方是最容易被外來(lái)干擾(如靜電)耦合的地方,而像復(fù)位電路、看門狗電路等敏感電路極易引起系統(tǒng)的 誤操作。

原則26:為IC濾波的各濾波電容應(yīng)盡可能靠近芯片供電管腳放置。

原因:電容離管腳越近,高頻回路面積越小,從而輻射越小。

原則27:對(duì)于始端串聯(lián)匹配電阻,應(yīng)靠近其信號(hào)輸出端放置。

原因:始端串聯(lián)匹配電阻的設(shè)計(jì)目的是為了芯片輸出端的輸出阻抗與串聯(lián)電阻的阻抗相加等于走線的特性阻抗,匹配電阻放在末端,無(wú)法滿足上述等式。

原則28:PCB走線不能有直角或銳角走線。

原因:直角走線導(dǎo)致阻抗不連續(xù),導(dǎo)致信號(hào)發(fā)射,從而產(chǎn)生振鈴或過(guò)沖,形成強(qiáng)烈的EMI輻射。

原則29:盡可能避免相鄰布線層的層設(shè)置,無(wú)法避免時(shí),盡量使兩布線層中的走線相互垂直或平行走線長(zhǎng)度小于1000mil。

原因:減小平行走線之間的串?dāng)_。

原則30:如果單板有內(nèi)部信號(hào)走線層,則時(shí)鐘等關(guān)鍵信號(hào)線布在內(nèi)層(優(yōu)先考慮優(yōu)選布 線層)。

原因:將關(guān)鍵信號(hào)布在內(nèi)部走線層可以起到屏蔽作用。

原則31:時(shí)鐘線兩側(cè)建議包地線,包地線每隔3000mil打接地過(guò)孔。

原因:保證包地線上各點(diǎn)電位相等。

原則32:時(shí)鐘、總線、射頻線等關(guān)鍵信號(hào)走線和其他同層平行走線應(yīng)滿足3W原則。

原因:避免信號(hào)之間的串?dāng)_。

原則33:電流≥1A的電源所用的表貼保險(xiǎn)絲、磁珠、電感、鉭電容的焊盤應(yīng)不不少于兩個(gè)過(guò)孔接到平面層。

原因:減小過(guò)孔等效阻抗。

原則34:差分信號(hào)線應(yīng)同層、等長(zhǎng)、并行走線,保持阻抗一:致,差分線間無(wú)其它走線。

原因:保證差分線對(duì)的共模阻抗相等,提高其抗干擾能力。

原則35:關(guān)鍵信號(hào)走線一定不能跨分割區(qū)走線(包括過(guò)孔、焊盤導(dǎo)致的參考平面間隙)。

原因:跨分割區(qū)走線會(huì)導(dǎo)致信號(hào)回路面積的增大。

原則36:信號(hào)線跨其回流平面分割地情況不可避免時(shí),建議在信號(hào)跨分割附近采用橋接電容方式處理,電容取值為1nF。

原因:信號(hào)跨分割時(shí),常常會(huì)導(dǎo)致其回路面積增大,采用橋接地方式是人為的為其設(shè)置信號(hào)回路。

原則37:?jiǎn)伟迳系臑V波器(濾波電路)下方不要有其他無(wú)關(guān)信號(hào)走線。

原因:分布電容會(huì)削弱濾波器的濾波效果。

原則38:濾波器(濾波電路)的輸入、輸出信號(hào)線不能相互平行、交叉走線。

原因:避免濾波前后的走線直接噪聲耦合。

原則39:關(guān)鍵信號(hào)線距參考平面邊沿≥3H(H為線距離參考平面的高度)。

原因:抑制邊緣輻射效應(yīng)。

原則40:對(duì)于金屬外殼接地元件,應(yīng)在其投影區(qū)的頂層上鋪接地銅皮。

原因:通過(guò)金屬外殼和接地銅皮之間的分布電容來(lái)抑制其對(duì)外輻射和提高抗擾度。

原則41:在單層板或雙層板中,布線時(shí)應(yīng)該注意“回路面積最小化”設(shè)計(jì)。

原因:回路面積越小、回路對(duì)外輻射越小,并且抗干擾能力越強(qiáng)。

原則42:信號(hào)線(特別是關(guān)鍵信號(hào)線)換層時(shí),應(yīng)在其換層過(guò)孔附近設(shè)計(jì)地過(guò)孔。

原因:可以減小信號(hào)回路面積。

原則43:時(shí)鐘線、總線、射頻線等:強(qiáng)輻射信號(hào)線遠(yuǎn)離接口外出信號(hào)線。

原因:避免強(qiáng)輻射信號(hào)線上的干擾耦合到外出信號(hào)線上,向外輻射。

原則44:敏感信號(hào)線如復(fù)位信號(hào)線、片選信號(hào)線、系統(tǒng)控制信號(hào)等遠(yuǎn)離接口外出信號(hào)線。

原因:接口外出信號(hào)線常常帶進(jìn)外來(lái)干擾,耦合到敏感信號(hào)線時(shí)會(huì)導(dǎo)致系統(tǒng)誤操作。

原則45:在單面板和雙面板中,濾波電容的走線應(yīng)先經(jīng)濾波電容濾波,再到器件管腳。

原因:使電源電壓先經(jīng)過(guò)濾波再給IC供電,并且IC回饋給電源的噪聲也會(huì)被電容先濾掉。

原則46:在單面板或雙面板中,如果電源線走線很長(zhǎng),應(yīng)每隔3000mil對(duì)地加去耦合電容,電容取值為10uF+1000pF。

原因:濾除電源線上地高頻噪聲。

原則47:濾波電容的接地線和接電源線應(yīng)該盡可能粗、短。

原因:等效串聯(lián)電感會(huì)降低電容的諧振頻率,削弱其高頻濾波效果。

責(zé)任編輯:ct

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4319

    文章

    23105

    瀏覽量

    398124
  • 華強(qiáng)pcb線路板打樣

    關(guān)注

    5

    文章

    14629

    瀏覽量

    43056
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    PCB上設(shè)置測(cè)試點(diǎn)的基本原則

    線路板PCB測(cè)試點(diǎn)設(shè)置的原則是確保測(cè)試的準(zhǔn)確性和高效性,同時(shí)避免對(duì)PCB板造成不必要的損害。以下是一些關(guān)鍵的設(shè)置原則
    的頭像 發(fā)表于 10-22 10:57 ?758次閱讀

    D類功放輸出的LC電路的電感選型的時(shí)候需要注意哪些參數(shù)?

    D類功放輸出的LC電路的電感選型的時(shí)候需要注意哪些參數(shù),或者是什么樣的類型電感適合使用哪一些不適合使用
    發(fā)表于 10-12 08:37

    PCB GND設(shè)計(jì)原則和注意事項(xiàng)

    PCB設(shè)計(jì)過(guò)程中,應(yīng)盡可能遵循單點(diǎn)接地的原則。單點(diǎn)接地意味著將所有地線連接到個(gè)公共位置,避免在多個(gè)位置形成地線,以減少干擾和返回路徑的不對(duì)稱。這種設(shè)計(jì)有助于減少地線之間的電位差,從
    的頭像 發(fā)表于 10-09 10:28 ?801次閱讀

    對(duì)于多層板pcb走線原則

    多層板PCB走線是電子設(shè)計(jì)中的個(gè)重要環(huán)節(jié),它關(guān)系到電路的性能、可靠性和成本。 、多層板PCB設(shè)計(jì)流程 設(shè)計(jì)前的準(zhǔn)備工作 在開始多層板PCB設(shè)計(jì)
    的頭像 發(fā)表于 08-15 09:42 ?709次閱讀

    PCB設(shè)計(jì)PCB制板的緊密關(guān)系

    站式PCBA智造廠家今天為大家講講PCB設(shè)計(jì)PCB制板有什么關(guān)系?PCB設(shè)計(jì)PCB制板的關(guān)系。PC
    的頭像 發(fā)表于 08-12 10:04 ?518次閱讀

    PCB設(shè)計(jì)基本原則總結(jié),工程師必看

    站式PCBA智造廠家今天為大家講講pcb設(shè)計(jì)安全規(guī)則有哪些要求?PCB工藝規(guī)范及PCB設(shè)計(jì)安規(guī)原則。在
    的頭像 發(fā)表于 07-09 09:46 ?982次閱讀

    PCB設(shè)計(jì)中的常見問(wèn)題有哪些?

    板)設(shè)計(jì)是個(gè)至關(guān)重要的環(huán)節(jié)。個(gè)優(yōu)秀的PCB設(shè)計(jì)不僅能夠保證電子產(chǎn)品的穩(wěn)定運(yùn)行,還能提高產(chǎn)品的外觀和性能。然而,很多設(shè)計(jì)師在PCB設(shè)計(jì)中會(huì)遇到一些
    的頭像 發(fā)表于 05-23 09:13 ?872次閱讀
    <b class='flag-5'>PCB設(shè)計(jì)</b>中的常見問(wèn)題有哪些?

    電路仿真所遵循的基本原則是什么

    電路仿真是種基于電子計(jì)算機(jī)進(jìn)行模擬的技術(shù),用于分析和預(yù)測(cè)電路的行為和性能。它可以幫助設(shè)計(jì)師優(yōu)化電路的功能、減少成本和提高可靠性。為了保證仿真結(jié)果的準(zhǔn)確性和可靠性,電路仿真需要遵循一些
    的頭像 發(fā)表于 04-21 10:20 ?1282次閱讀

    pcb設(shè)計(jì)的基本原則分享 PCB設(shè)計(jì)16個(gè)原則定要知道

    PCB設(shè)計(jì)的這16個(gè)原則定要知道
    的頭像 發(fā)表于 03-12 11:19 ?2893次閱讀

    DC電源模塊的 PCB設(shè)計(jì)和布局指南

    BOSHIDA ?DC電源模塊的 PCB設(shè)計(jì)和布局指南 DC電源模塊的PCB設(shè)計(jì)和布局是個(gè)關(guān)鍵的步驟,它直接影響到電源的性能和穩(wěn)定性。下面是一些DC電源模塊的
    的頭像 發(fā)表于 03-05 14:30 ?1293次閱讀
    DC電源模塊的 <b class='flag-5'>PCB設(shè)計(jì)</b>和布局指南

    PCB設(shè)計(jì)工作中常見的錯(cuò)誤有哪些?

    設(shè)計(jì)PCB的過(guò)程中,很多人都會(huì)犯一些常見的錯(cuò)誤,這些錯(cuò)誤如果不能及時(shí)糾正,就會(huì)極大地影響產(chǎn)品質(zhì)量。本文將針對(duì) PCB 設(shè)計(jì)過(guò)程中經(jīng)常會(huì)犯的這些錯(cuò)誤進(jìn)行分析,希望能夠給大家提供一些有幫助
    的頭像 發(fā)表于 02-21 09:32 ?576次閱讀
    <b class='flag-5'>PCB設(shè)計(jì)</b>工作中常見的錯(cuò)誤有哪些?

    pcb設(shè)計(jì)布局布線原則及規(guī)則

    的不良影響。在進(jìn)行PCB布線設(shè)計(jì)時(shí),需要遵循定的規(guī)則和原則,下面我們將會(huì)介紹PCB設(shè)計(jì)中的六大
    的頭像 發(fā)表于 01-22 09:23 ?2125次閱讀

    PCB設(shè)計(jì)):軟件安裝及破解

    多,分篇。話不多說(shuō),上貨。 PCB設(shè)計(jì)):軟件安裝及破解 作為硬件工程師,硬件調(diào)試也是項(xiàng)比較重要的技能,印制電路板的設(shè)計(jì)是以電路原理圖為根據(jù),實(shí)現(xiàn)電路設(shè)計(jì)者所需要的功能。印刷
    發(fā)表于 01-15 16:30

    解讀PCB設(shè)計(jì)規(guī)范

    本規(guī)范規(guī)定了我公司 PCB 設(shè)計(jì)流程和設(shè)計(jì)原則,為 PCB 設(shè)計(jì)人員提供必須遵循的規(guī)則和約定。
    的頭像 發(fā)表于 01-12 11:06 ?2378次閱讀
    解讀<b class='flag-5'>PCB設(shè)計(jì)</b>規(guī)范

    LTM4630電源模塊在多路并聯(lián)時(shí)在pcb設(shè)計(jì)時(shí)需要注意哪些細(xì)節(jié)?

    LTM4630電源模塊在多路并聯(lián)時(shí)在pcb設(shè)計(jì)時(shí)需要注意那些細(xì)節(jié) 比如在3路或者4路并聯(lián)時(shí)在畫pcb時(shí)走線需要注意那些地方,要加入對(duì)稱設(shè)計(jì)和阻抗匹配嗎, 如何才能做到并聯(lián)均流效果最好,
    發(fā)表于 01-05 08:07