0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

解決串?dāng)_的方法

h1654155971.8456 ? 來源:YXQ ? 2019-08-14 11:50 ? 次閱讀

串?dāng)_在電子產(chǎn)品的設(shè)計中普遍存在,通過以上的分析與仿真,了解了串?dāng)_的特性,總結(jié)出以下減少串?dāng)_的方法:

(1)在情況允許的情況下,盡量增大走線之間的距離,減小平行走線的長度,必要時采用jog方式走線。

(2)在確保信號時序的情況下,盡可能地選擇上升沿和下降沿速度更慢的器件,使電場和磁場變化的速度變慢,從而降低串?dāng)_。

(3)在設(shè)計走線時,應(yīng)該盡量使導(dǎo)體靠近地平面或電源平面。這樣可以使信號路徑與地平面緊密的耦合,減少對相鄰信號線的干擾。

(4)在布線空間允許的條件下,在串?dāng)_較嚴重的兩條信號線之間插入一條地線,可以減小兩條信號線間的耦合,進而減小串?dāng)_。

串?dāng)_是信號完整性中的重要內(nèi)容,影響系統(tǒng)的時序、降低噪聲容限,導(dǎo)致系統(tǒng)無法正常的工作。

介紹了高速電路中串?dāng)_產(chǎn)生的機理,并通過仿真對串?dāng)_進行分析,得出串?dāng)_的大小與影響串?dāng)_相關(guān)因素的關(guān)系,在此基礎(chǔ)上提出了一些減小串?dāng)_的方法,對于在高速高密度的電路設(shè)計中解決串?dāng)_問題有一定的指導(dǎo)意義。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 電子產(chǎn)品
    +關(guān)注

    關(guān)注

    6

    文章

    1213

    瀏覽量

    59230
  • 串?dāng)_
    +關(guān)注

    關(guān)注

    4

    文章

    189

    瀏覽量

    27372

原文標題:IPC 往屆PCB設(shè)計冠、亞、季軍作品欣賞

文章出處:【微信號:eda365wx,微信公眾號:EDA365電子論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦
    熱點推薦

    解決的設(shè)計方法

    因此了解問 題產(chǎn)生的機理并掌握解決的設(shè)計方法,對于工程師來說是相當(dāng)重要的,如果處理不好可能會嚴重影響整個電路的效果。
    的頭像 發(fā)表于 09-28 09:41 ?2111次閱讀

    高速數(shù)字電路設(shè)計問題產(chǎn)生的機理原因

    在電子產(chǎn)品的設(shè)計中普遍存在,通過以上的分析與仿真,了解了的特性,總結(jié)出以下減少
    發(fā)表于 06-13 10:41 ?2082次閱讀
    高速數(shù)字電路設(shè)計<b class='flag-5'>串</b><b class='flag-5'>擾</b>問題產(chǎn)生的機理原因

    [8.3.2]--克服電容方法

    電路設(shè)計分析
    jf_90840116
    發(fā)布于 :2022年12月16日 19:51:34

    消除方法

    消除方法合理的PCB布局-將敏感的模擬部分與易產(chǎn)生干擾的數(shù)字部分盡量隔離,使易產(chǎn)生干擾的數(shù)字信號走線上盡量靠近交流地,使高頻信號獲得較好的回流路徑。盡量減小信號回路的面積,降低地線的阻抗,采用多點接地的
    發(fā)表于 06-18 07:52

    PCB設(shè)計中避免方法

      變化的信號(例如階躍信號)沿傳輸線由A到B傳播,傳輸線C-D上會產(chǎn)生耦合信號,變化的信號一旦結(jié)束也就是信號恢復(fù)到穩(wěn)定的直流電平時,耦合信號也就不存在了,因此僅發(fā)生在信號跳變的過程當(dāng)中,并且
    發(fā)表于 08-29 10:28

    在設(shè)計fpga的pcb時可以減少方法有哪些呢?

    在設(shè)計fpga的pcb時可以減少方法有哪些呢?求大神指教
    發(fā)表于 04-11 17:27

    防止方法不止3W規(guī)則

    (CrossTalk)是指PCB上不同網(wǎng)絡(luò)之間因較長的平行布線引起的相互干擾,主要是由于平行線間的分布電容和分布電感的作用。
    的頭像 發(fā)表于 08-14 08:42 ?6641次閱讀
    防止<b class='flag-5'>串</b><b class='flag-5'>擾</b>的<b class='flag-5'>方法</b>不止3W規(guī)則

    PCB設(shè)計中防止方法有哪些

    在實際PCB設(shè)計中,3W規(guī)則并不能完全滿足避免的要求。
    的頭像 發(fā)表于 08-19 15:10 ?7704次閱讀

    如何減少電路板設(shè)計中的

    在電路板設(shè)計中無可避免,如何減少就變得尤其重要。在前面的一些文章中給大家介紹了很多減少
    發(fā)表于 03-07 13:30 ?4151次閱讀

    在高速PCB設(shè)計中消除方法與討論

    是高速 PCB 設(shè)計人員存在的基礎(chǔ)之一。市場需要越來越小和更快的電路板,但是兩條平行走線或?qū)w放置在一起的距離越近,一條走線上產(chǎn)生的電磁場干擾另一條走線的機會就越大。 在本文中,我們將介紹
    的頭像 發(fā)表于 09-16 22:59 ?2805次閱讀

    數(shù)字電路系統(tǒng)減小信號間方法

    中的信號耦合分為容性耦合和感性耦合,通常感性占的比例大于容性。
    的頭像 發(fā)表于 11-20 10:47 ?5510次閱讀

    避免PCB中出現(xiàn)方法

    為了減少線間,應(yīng)保證線間距足夠大,當(dāng)線中心間距不少于3倍線寬時,則可保持70%的電場不互相干擾,稱為3W規(guī)則。如要達到98%的電場不互相干擾,可使用10W的間距。
    的頭像 發(fā)表于 03-11 14:22 ?3201次閱讀

    PCB布線減少高頻信號的措施都有哪些?

    一站式PCBA智造廠家今天為大家講講pcb設(shè)計布線解決信號方法有哪些?PCB設(shè)計布線解決信號
    的頭像 發(fā)表于 10-19 09:51 ?2097次閱讀

    減少方法有哪些

    一些方法盡量降低的影響。那么減少方法有哪些呢? 檢查靠近 I/O 網(wǎng)絡(luò)的關(guān)鍵網(wǎng)絡(luò) 檢查
    的頭像 發(fā)表于 01-17 15:02 ?2611次閱讀
    減少<b class='flag-5'>串</b><b class='flag-5'>擾</b>的<b class='flag-5'>方法</b>有哪些

    緩解ADC存儲器方法

    電子發(fā)燒友網(wǎng)站提供《緩解ADC存儲器方法.pdf》資料免費下載
    發(fā)表于 09-06 10:15 ?0次下載
    緩解ADC存儲器<b class='flag-5'>串</b><b class='flag-5'>擾</b>的<b class='flag-5'>方法</b>

    電子發(fā)燒友

    中國電子工程師最喜歡的網(wǎng)站

    • 2931785位工程師會員交流學(xué)習(xí)
    • 獲取您個性化的科技前沿技術(shù)信息
    • 參加活動獲取豐厚的禮品