Pcb怎樣縮短上市時間

在線仿真領域最近一項重要的創(chuàng)新是開發(fā)行為仿真方法。這些方法將仿真和仿真加速引擎連接到高速總線上，以便在設計驗證速度下提供100倍到10,000倍的增益。

實現(xiàn)了這種卓越的性能通過在可重構邏輯中創(chuàng)建事件精確的IEEE 1364兼容（Verilog）仿真模型：FPGA。行為仿真器自動對仿真和通過高速總線連接的仿真引擎之間的混合級設計進行分區(qū)，并消除網絡解決方案中固有的延遲。在100萬門級別，典型的門級模擬器在10Hz以下工作，行為模擬器在低于100Hz時，新的行為仿真器提供優(yōu)于10KHz的驗證性能 - 驗證性能提高了三個數(shù)量級。在更具挑戰(zhàn)性的1000萬門設計中，門級仿真器低至0.1Hz，行為仿真器的工作頻率低于10Hz，而行為仿真器仍可提供10KHz，性能提升10,000倍。

在行為仿真之前，運行具有寄存器傳輸級（RTL）設計的行為級測試平臺的最先進技術是編譯設計以在仿真器中運行，而測試臺在通過網絡連接與仿真器連接的工作站上運行。這種方法運行良好，但由于網絡協(xié)議在工作站和仿真系統(tǒng)之間來回傳遞數(shù)據所引入的瓶頸，因此速度不夠快。這些新的行為仿真器使得可以在雙引擎仿真器上運行整個驗證過程，并在嵌入式處理器上運行測試平臺。由于測試平臺和仿真器之間的通信是在高速總線上進行的，因此這種方法速度更快，延遲更低。支持PLI例程可以輕松地將仿真使用融入現(xiàn)有的驗證方法中。

與仿真不同，行為仿真可以在線運行，提供更高級別的驗證，通常很多更快的運行。考慮一個混合級別的片上系統(tǒng)，其中大部分設計以門級描述的形式提供。另一方面，兩個所需的模型，CAM（內容可尋址存儲器）和PCI總線模型，是不可合成的。通過使用行為仿真器，可以將整個設計映射到一個集成系統(tǒng)上，其中包含F(xiàn)PGA上的門級描述和處理器上的行為代碼。然后，仿真器本身可以插入PCB插座。測試激勵來自PCB及其外部連接，在事件級仿真上提供了四到五個數(shù)量級的速度提升。

網絡設備的主要供應商使用那些驗證具有服務質量功能的千兆以太網交換機的方法。該芯片設計具有400萬個ASIC門，驗證計劃要求建模和模擬真實的網絡流量，以準確地對芯片進行壓力測試。該公司考慮使用模擬，但估計的性能太慢，無法模擬足夠的隨機事件和超時，以提供真實的壓力測試。此外，事件模擬無法提供所需的準確性，因為它無法模擬真實的外部流量。最重要的是，他們項目的預算不允許購買仿真系統(tǒng)。

該解決方案是一個基于時間的遠程訪問驗證環(huán)境。無論他們居住在哪里，該公司的設計團隊成員都登錄到主機PC運行目標操作系統(tǒng)的系統(tǒng)。 PC與一個在線仿真系統(tǒng)相連，而該仿真系統(tǒng)又與一個網絡流量發(fā)生器相連。使用這種遠程訪問驗證服務，該公司能夠使用真正的外圍組件互連（PCI）流量進行軟件和測試平臺開發(fā)，硬件/軟件協(xié)同驗證以及硬件上的軟件調試，而無需購買仿真硬件。

設計團隊使用這些基于時間的驗證服務來模擬ASIC交換機，速度比事件模擬器的性能快780倍。仿真以500包/秒進行。吞吐量，從RTL到400萬ASIC門的仿真僅需一個半小時。為了確保設計的準確性，團隊使用真實的數(shù)據包將實際網絡流量應用于模擬設計，以模擬隨機事件，刺激響應和分析以及完整調試。

遠程驗證過程成功，找到了六個“硅殺手錯誤”。使用實際流量發(fā)現(xiàn)了兩個漏洞;如果該公司單獨使用模擬，則不會發(fā)現(xiàn)其他四個。該團隊在12個月內開發(fā)了該芯片，在磁帶輸出前四個月完成了硬件和軟件集成。

隨著芯片尺寸和復雜性的增加，設計團隊需要高性能用于在整個系統(tǒng)環(huán)境中驗證新設計邏輯的工具。仿真提供了開發(fā)中硅的物理模型以及用于識別設計缺陷的全面，集成的邏輯調試環(huán)境。最重要的是，仿真使用戶能夠將仿真硅插入真實的PCB，并在設計周期的早期使用真實的外部激勵調試系統(tǒng)環(huán)境中的硬件和軟件。真正的系統(tǒng)級驗證可以在收到第一塊芯片之前很久就可以驗證PCB，芯片和軟件，從而大大縮短產品上市時間并提高質量。