0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Sandcraft改善了與Sapphire的FormIT的時序關聯(lián)

PCB線路板打樣 ? 來源:LONG ? 2019-08-13 09:54 ? 次閱讀

微處理器提供商Sandcraft使用FormIT提供芯片設計,F(xiàn)ormIT是Sapphire Design Automation的一種新型物理設計工具,提供電氣分析,放置和優(yōu)化。 Sandcraft的CAD總監(jiān)Salah Gasti在此描述了FormIT如何幫助Sandcraft實現(xiàn)更好的布局并提高路線前時序估計的準確性。但是,Gasti希望在路由領域看到一些額外的功能。 Sapphire的FormIT用于包含隨機邏輯的20%的設計;其他80%使用自定義布局方法完成。

Sapphire還提供了噪聲和功耗分析的配套工具,本示例中未使用這些工具。

EEdesign:您使用Sapphire的FormIT進行了哪些設計?

Gasti:這是我們最新處理器,64位Mips處理器,具有多種擴展功能。它有1000萬到1500萬個晶體管。我們在隨機邏輯部分使用了經(jīng)過綜合的工具。

EEdesign:你以前的工具流程是什么,有什么問題?

Gasti:我們使用Synopsys [Design Compiler],使用布局布線工具 - 我不想識別供應商。我們有小塊。平均值就像8-K門。但它們過度約束,速度非常非常重要。我們遇到的一個大問題是我們的綜合和路線后時間估計之間的差異。差異有時超過三分之一。我們需要有更好的貼裝工具,所以我們得到了Sapphire。

EEdesign:您對FormIT有哪些改進?

Gasti :我們80%的時間都獲得了更好的結果。他們有放置優(yōu)化,我們可以升級和縮小[緩沖],這也允許時序收斂。他們沒有邏輯重組 - 我相信他們正在努力。但每次我將Sapphire的結果與具有邏輯重組的工具進行比較時,Sapphire仍然會給出更好的結果。

在前一代產(chǎn)品中,合成產(chǎn)品和我們的產(chǎn)品之間可能存在三分之一的時間差異。當經(jīng)過藍寶石時,這種差異降到了10%?,F(xiàn)在我們不需要改變線負載模型中的任何內容。

EEdesign:你使用了哪些FormIT功能?

加斯蒂:他們還沒有路由。他們所擁有的是能夠進行放置,進行優(yōu)化放置以及進行一些自定義優(yōu)化的可能性。例如,您可以說,“我希望您只優(yōu)化10條最差路徑?!比绻龅綋砣麊栴},或者有太多單元格非常緊的塊,只需優(yōu)化10條最差路徑就可以讓您接近目標。

它們也有很好的時序分析工具,所以你可以看到芯片的表現(xiàn)。路由后可以進行反向注釋。此外,他們有能力修復保持時間。他們可以創(chuàng)建時鐘樹,我們使用它來為我們的掃描鏈插入時鐘樹緩沖區(qū)。

EEdesign:FormIT如何適合您的設計流程?

Gasti:我們在合成后使用它。放置完成后,我們進入路由器 - 我們不會重做[Sapphire]放置。然后我們進入時序驗證,LVS [布局與原理圖]和提取。

EEdesign:FormIT是否加速了設計過程?

加斯蒂:是的。在此之前,我們合成,做了布局和布線,進行了就地優(yōu)化,運行了ECO [工程變更單]并希望有時間收斂?,F(xiàn)在我們有一個一步過程,可以讓事情更快完成。

EEdesign:誰在你的工廠運行FormIT?邏輯設計師是否容易學習?

Gasti:我們運行它。它由邏輯設計師使用,而不是由布局人員使用。這很容易學習。

EEdesign:FormIT是否會生成易于路由的展示位置?

加斯蒂:在這個領域他們有點缺乏。我們要求他們做出改進,我們看到他們的第二代有所改進。有些街區(qū)在第一代遇到了一些擁堵問題。

EEdesign:您是否看過其他一些新的物理設計解決方案?藍寶石如何比較?

Gasti:我們看過Avanti,Cadence,Sapphire和Monterey - 我們沒有看[Synopsys]物理編譯器。我相信藍寶石對于我們正在進行的時間限制塊更好。

EEdesign:您希望看到的任何缺點或區(qū)域有所改進嗎?

加斯蒂:嗯,我確實相信一個缺點就是他們還沒有做路由。問題是,放置可能沒問題,但如果你沒有全局路由器,你最終會遇到擁塞等問題。如果路由在他們手中,他們可以做很多安置并處理所有這些問題。另一件事是,如果你有路由,噪音分析真的會更準確。但是,我認為他們有一個相當強大的噪音分析工具。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 時序關聯(lián)

    關注

    0

    文章

    2

    瀏覽量

    5916
  • PCB打樣
    +關注

    關注

    17

    文章

    2968

    瀏覽量

    21758
  • 華強PCB
    +關注

    關注

    8

    文章

    1831

    瀏覽量

    27844
  • 華強pcb線路板打樣

    關注

    5

    文章

    14629

    瀏覽量

    43108
收藏 人收藏

    評論

    相關推薦

    IIC總線時序啟動時序

    1. IIC描述上圖說明了在IIC總線拓撲中應該含有至少一個微控制器。該控制器通過IIC總線的SCL和SDA線與其他關聯(lián)設備進行通信。基于傳統(tǒng)的串行總線通信機制,IIC總線通信也是通過SDA與SCL
    發(fā)表于 11-29 06:20

    時序約束與時序分析 ppt教程

    時序約束與時序分析 ppt教程 本章概要:時序約束與時序分析基礎常用時序概念QuartusII中的時序
    發(fā)表于 05-17 16:08 ?0次下載

    時鐘IC改善通信基礎設施時序信號鏈的性能-- AD9553

    時鐘IC改善通信基礎設施時序信號鏈的性能-- AD9553  AD9553時鐘發(fā)生器提供引腳編程模式和可定制的 SPI 編程模式,有利于 GPON、OC-48光纖網(wǎng)絡和無線
    發(fā)表于 05-24 10:36 ?790次閱讀

    時序關聯(lián)/質理檢驗方針助縮短開發(fā)周期

    時序簽核工具的評估流程并不完善。在多數(shù)情況下,工程師只對比較新工具與PT感興趣,很少關心它們的SPICE關聯(lián)。具體原因有以下幾點
    發(fā)表于 03-10 09:38 ?712次閱讀

    靜態(tài)時序分析在高速 FPGA設計中的應用

    介紹采用STA (靜態(tài)時序分析)對FPGA (現(xiàn)場可編程門陣列)設計進行時序驗證的基本原理,并介紹幾種與STA相關聯(lián)
    發(fā)表于 05-27 08:58 ?70次下載
    靜態(tài)<b class='flag-5'>時序</b>分析在高速 FPGA設計中的應用

    淺析磁隔離對延遲時序性能的改善

    本文將討論這兩種隔離解決方案,重點論述磁隔離對延遲時序性能的改善,以及由此給電機控制應用在系統(tǒng)層面帶來的好處。
    的頭像 發(fā)表于 11-07 14:21 ?4531次閱讀

    FPGA之時序電路的理解

    時序邏輯電路對于組合邏輯的毛刺具有容忍度,從而改善電路的時序特性。同時電路的更新由時鐘控制。
    發(fā)表于 11-24 11:17 ?3407次閱讀
    FPGA之<b class='flag-5'>時序</b>電路的理解

    Sapphire基于Web的噪聲分析知識簡介

    加利福尼亞州圣克拉拉 - 一個新的網(wǎng)站將為IC設計人員提供噪聲分析和校正工具,本周藍寶石設計公司將推出這一網(wǎng)站自動化。 NoiseCorrect.com網(wǎng)站將提供對Sapphire的NoiseView和NoiseIT工具的免費但有限的訪問,以及與深亞微米IC中的噪聲避免相關的大量技術信息。
    的頭像 發(fā)表于 08-13 10:40 ?1984次閱讀

    從已布線設計中提取模塊用于評估時序收斂就緒狀態(tài)

    本文旨在提供一種方法,以幫助設計師判斷給定模塊是否能夠在空裸片上達成時序收斂。 如果目標模塊無法在空裸片上達成非關聯(lián) (OOC) 時序收斂,則恐難以與設計其余部分達成關聯(lián)
    發(fā)表于 08-02 11:37 ?593次閱讀
    從已布線設計中提取模塊用于評估<b class='flag-5'>時序</b>收斂就緒狀態(tài)

    英特爾發(fā)布關于Sapphire Rapids的簡短更新

    作為英特爾首款tiled至強處理器,Sapphire Rapids也是英特爾首款提供可選片內HBM內存的CPU,被命名為Sapphire Rapids Plus HBM。增加的64GB HBM2e使它成為一個相當復雜和昂貴的芯片
    的頭像 發(fā)表于 08-11 09:21 ?1167次閱讀

    時序至關重要:改善分數(shù)分頻鎖相環(huán)合成器中的整數(shù)邊界雜散狀況

    時序至關重要:改善分數(shù)分頻鎖相環(huán)合成器中的整數(shù)邊界雜散狀況
    發(fā)表于 11-04 09:50 ?1次下載
    <b class='flag-5'>時序</b>至關重要:<b class='flag-5'>改善</b>分數(shù)分頻鎖相環(huán)合成器中的整數(shù)邊界雜散狀況

    淺談時序設計和時序約束

    ??本文主要介紹時序設計和時序約束。
    的頭像 發(fā)表于 07-04 14:43 ?1462次閱讀

    磁隔離對延遲時序性能的改善

    電子發(fā)燒友網(wǎng)站提供《磁隔離對延遲時序性能的改善.pdf》資料免費下載
    發(fā)表于 11-27 09:44 ?0次下載
    磁隔離對延遲<b class='flag-5'>時序</b>性能的<b class='flag-5'>改善</b>

    SAPPHIRE SF NX 簡介

    ? Coherent Sapphire 系列光泵半導體激光器 (OPSL) 正在不斷擴展,可在 488 nm 和 532 nm 波長處提供極其穩(wěn)定的單頻輸出。 如何讓寶石熠熠發(fā)輝?Coherent
    的頭像 發(fā)表于 06-06 06:34 ?337次閱讀
    <b class='flag-5'>SAPPHIRE</b> SF NX 簡介

    利用TSN以太網(wǎng)特性改善工業(yè)以太網(wǎng)控制器的時序

    電子發(fā)燒友網(wǎng)站提供《利用TSN以太網(wǎng)特性改善工業(yè)以太網(wǎng)控制器的時序.pdf》資料免費下載
    發(fā)表于 08-30 10:53 ?0次下載
    利用TSN以太網(wǎng)特性<b class='flag-5'>改善</b>工業(yè)以太網(wǎng)控制器的<b class='flag-5'>時序</b>