傳統(tǒng)低功耗技術(shù)面臨的挑戰(zhàn)

物聯(lián)網(wǎng)（IoT）等功耗敏感型應(yīng)用需要在片上系統(tǒng)（SoC）內(nèi)實(shí)現(xiàn)全面的節(jié)能策略。僅依靠使用傳統(tǒng)斷電模式和低電源電壓的技術(shù)可能不足以實(shí)現(xiàn)所需的功率目標(biāo)。模擬模塊通常被認(rèn)為過于敏感，并且與積極的電源管理技術(shù)不兼容。

然而，很好地理解模擬模塊的特性可以實(shí)現(xiàn)低功耗SoC設(shè)計(jì)。在本文中，我們將詳細(xì)介紹在通用物聯(lián)網(wǎng)SoC設(shè)計(jì)中與外部傳感器接口的模數(shù)轉(zhuǎn)換器（ADC）IP，并描述其可在系統(tǒng)級(jí)利用以實(shí)現(xiàn)低功耗的相關(guān)特性。

可能使用紐扣電池或能量收集的物聯(lián)網(wǎng)應(yīng)用正在推動(dòng)非常低的要求功耗SoC設(shè)計(jì)遍及整個(gè)行業(yè)。為了在不更換電池的情況下長時(shí)間維持運(yùn)行，設(shè)計(jì)人員必須充分利用可用的功率降低技術(shù)。

傳統(tǒng)方法依賴于降低SoC的電源電壓和更精細(xì)的電源電壓。幾何過程'較小的特征尺寸，以減少有功功率。這種方法會(huì)增加系統(tǒng)成本，并可能導(dǎo)致更高的泄漏功率。

在系統(tǒng)級(jí)，可以通過識(shí)別芯片中可以在某些操作時(shí)關(guān)閉電源的模塊來實(shí)現(xiàn)低功耗技術(shù)。被執(zhí)行。還可以將時(shí)鐘速率和電源電平調(diào)整到維持所需操作性能的最小值，從而節(jié)省額外的功率。

IoT SoC的典型活動(dòng)配置文件的特點(diǎn)是占空比非常短：大部分電路經(jīng)常處于空閑模式;只有一小部分電路始終處于活動(dòng)狀態(tài)，以便掃描環(huán)境并在需要時(shí)激活剩余的電路。 （圖1）。始終有效的電路放置在專用電源島上，使用高Vth器件甚至厚氧化物器件，以最大限度地降低漏電功率。剩下的電路可以從電源關(guān)閉，以限制其泄漏。

圖1：常見的物聯(lián)網(wǎng)使用情況

語音激活設(shè)備就是這種應(yīng)用的一個(gè)例子，其中只有簡單的語音檢測(cè)電路始終處于活動(dòng)狀態(tài)，并且只有當(dāng)語音檢測(cè)電路識(shí)別出一個(gè)時(shí)，才會(huì)激活專用于命令識(shí)別和處理的塊。潛在的命令。另一個(gè)例子是定期匯集傳感器以確定環(huán)境中的某些變化是否需要采取措施。

因此，現(xiàn)代物聯(lián)網(wǎng)SoC設(shè)計(jì)實(shí)現(xiàn)了具有多種省電模式和電路詳細(xì)分區(qū)的復(fù)雜電源管理架構(gòu)為了進(jìn)一步降低有源和漏電功耗而進(jìn)入單獨(dú)的電源島。

針對(duì)當(dāng)今物聯(lián)網(wǎng)SoC設(shè)計(jì)的新型低功耗技術(shù)

然而，當(dāng)它出現(xiàn)時(shí)來到模擬接口，傳統(tǒng)的低功耗技術(shù)無法直接應(yīng)用。通常需要模擬模塊來處理具有大電壓擺幅和高線性度要求的信號(hào)。這限制了降低電源電平的能力，從而限制了有效的最小特征尺寸。

模擬模塊具有內(nèi)部偏置電流和電壓，需要正確穩(wěn)定以獲得最佳性能，因此上電和斷電時(shí)間本身就是如此緩慢，限制了將電源模式更改為接口長時(shí)間不使用的能力。此外，它們有時(shí)由通過慢速串行總線控制的外部設(shè)備制造，這導(dǎo)致實(shí)時(shí)主動(dòng)控制其電源狀態(tài)的能力有限。

設(shè)計(jì)人員需要一種新的方法來克服這些限制，特別是在設(shè)計(jì)功耗敏感的應(yīng)用時(shí)。與傳感器接口的ADC集成不僅可以降低外部材料清單（BOM）成本，還可以將模擬接口更緊密地集成到SoC的電源管理架構(gòu)中，從而實(shí)現(xiàn)更快的上電和斷電轉(zhuǎn)換以及額外的功耗節(jié)省。為了降低BoM成本和功耗，設(shè)計(jì)人員必須選擇一個(gè)足夠靈活的集成ADC，以最小的功耗支持不同的工作模式，并且可以在不同的功耗模式之間快速改變。集成ADC的主要特點(diǎn)是：

最小的靜態(tài)功耗，隨著速度的降低，功耗降至最低

多種性能模式，在性能設(shè)置降低時(shí)功耗最小化

多個(gè)

具體用例

設(shè)計(jì)師必須了解所有的功能模式，能夠快速更改它們而不會(huì)失去準(zhǔn)確性/性能ADC的功能以及如何在特定用例中使用它們以實(shí)現(xiàn)額外的功耗節(jié)省。以下是幾個(gè)用例的示例。

1-非常慢的采集

此示例考慮系統(tǒng)的情況數(shù)據(jù)處理需要一定的時(shí)鐘速度才能達(dá)到所需的處理吞吐量，但傳感器信息可能只需要以低得多的速率更新。

此用例的傳統(tǒng)實(shí)現(xiàn)是劃分處理器時(shí)鐘匹配傳感器采樣所需的低速率。但是，此時(shí)鐘速率可能低于ADC可靠支持的最小值 - 或者，ADC的時(shí)鐘頻率更高，但在某些時(shí)間段內(nèi)保持空閑（待機(jī)）。

理想情況下選項(xiàng)是在這些空閑時(shí)段內(nèi)完全關(guān)閉ADC，并快速將其喚醒以用于下一個(gè)傳感器采樣。在這種模式下，ADC主要消耗泄漏功率，并且僅在短暫的有效采樣瞬間消耗有功功率。這有效地將功耗的縮放擴(kuò)展到遠(yuǎn)低于最小支持時(shí)鐘速率，而不會(huì)影響SoC的配置（例如，遵守?cái)?shù)據(jù)處理所需的時(shí)鐘速度）。

此選項(xiàng)依賴于以下ADC功能：

快速關(guān)閉和上電步驟（在這些步驟中應(yīng)避免任何緩慢的過程，例如校準(zhǔn)）

關(guān)閉時(shí)泄漏功率極低模式，例如將電源管理功能集成到ADC中（電源開關(guān)，低壓差（LDO）等）。由于不同功率模式之間的轉(zhuǎn)換而導(dǎo)致的額外功耗應(yīng)該是最小的。 （圖2）

圖2：待機(jī)與關(guān)機(jī)模式下的低功耗

性能可重復(fù)性。偏移和絕對(duì)精度等性能參數(shù)需要在連續(xù)的功率周期內(nèi)保持一致。轉(zhuǎn)換結(jié)果的穩(wěn)定性可以使用“有效分辨率”（Reff）度量來衡量，該度量是從固定輸入的ADC輸出直方圖獲得的，使用多個(gè)功率周期的大量測(cè)量結(jié)果構(gòu)建。 （圖3）。較窄的分布（左側(cè)）是更好的穩(wěn)定性（和更低的噪音）的證據(jù)。多個(gè)峰值（右側(cè)）的分布或復(fù)蘇的放大表明穩(wěn)定性差。

圖3 ：ADC的有效分辨率直方圖

2-與內(nèi)部處理器和電源的緊密耦合管理系統(tǒng)

該示例考慮了集成ADC與處理器寄存器緊密耦合的情況，從而將ADC控制映射到處理器的內(nèi)部寄存器，從而避免了控制ADC的需要通過復(fù)雜的總線協(xié)議，每個(gè)讀/寫操作通常需要幾個(gè)時(shí)鐘周期。該技術(shù)通過避免控制外部ADC可能需要的多個(gè)時(shí)鐘周期，使系統(tǒng)能夠快速進(jìn)入低功耗模式。如果ADC經(jīng)常受到上電/下電周期的影響，這種技術(shù)尤其有用。

此外，跨越模擬和數(shù)字域的控制環(huán)路的環(huán)路延遲會(huì)降低，從而可能提高控制環(huán)路的性能。

此技術(shù)依賴于以下ADC功能：

能夠?qū)DC控制映射到內(nèi)部處理器寄存器或直接映射到AMBA結(jié)構(gòu)，從而避免周期和電源等待周期

能夠在SoC電源管理系統(tǒng)中集成ADC電源管理功能（內(nèi)部電源島等）

3-性能縮放

此示例考慮了某個(gè)傳感器讀數(shù)所需的精度可能因系統(tǒng)狀態(tài)而異的情況。例如，較低的準(zhǔn)確度可以是可接受的，而圖像傳感器沒有檢測(cè)到任何活動(dòng)。但是，當(dāng)檢測(cè)到活動(dòng)時(shí)，準(zhǔn)確度可能需要更高。

這些知識(shí)可用于降低功耗：數(shù)據(jù)采集速度和ADC性能水平可在非活動(dòng)期間降低，僅在需要更高的精度。

該技術(shù)依賴于以下ADC功能：

具有相應(yīng)節(jié)能的分辨率控制

動(dòng)態(tài)采樣率控制和比例采樣率下的功耗

4-高輸出阻抗傳感器

這個(gè)例子考慮了使用開關(guān)電容技術(shù)實(shí)現(xiàn)的現(xiàn)代ADC的情況。為了簡化電路分析，這些ADC的前端采樣級(jí)可以簡化為電容器（采樣元件）和非線性電阻器（開關(guān)）。傳感器本身可以簡化為電壓源和串聯(lián)電阻（輸出阻抗）。 （圖4）。

圖4：簡化的ADC輸入電路和傳感器原理圖

當(dāng)電路閉合時(shí)，傳感器用作加載采樣電容的源，其時(shí)間常數(shù)為τ= RC。如果傳感器輸出阻抗很大，那么時(shí)間常數(shù)也很大，可能無法讓采樣電容上的電壓有足夠的時(shí)間以所需精度穩(wěn)定下來。

避免這種限制的一種方法是在傳感器和ADC之間插入一個(gè)低輸出阻抗的緩沖器。然而，由于緩沖器本身的功率，這種解決方案會(huì)導(dǎo)致相當(dāng)大的功率損失。

理想的解決方案是延長ADC采樣時(shí)間以適應(yīng)所需的建立時(shí)間。結(jié)果，不需要緩沖器并且降低了功耗。 （圖5）。

此技術(shù)依賴于以下ADC功能：

可編程采樣時(shí)間，可根據(jù)傳感器確定的穩(wěn)定要求進(jìn)行調(diào)整，擴(kuò)展用于高阻抗傳感器（避免額外緩沖）或降低低阻抗傳感器（允許ADC更早關(guān)閉 - 或開始新的轉(zhuǎn)換周期）

圖5：延長采樣時(shí)間以適應(yīng)高阻抗傳感器

摘要

了解模擬接口特性和使用案例可以幫助設(shè)計(jì)人員大幅降低物聯(lián)網(wǎng)SoC設(shè)計(jì)的功耗。

通過集成與傳感器接口的ADC，可以節(jié)省功耗。集成ADC具有最小的靜態(tài)功耗，可在速度降低時(shí)最大限度地降低功耗;多種性能模式，在性能設(shè)置降低時(shí)功耗最小化;多種功耗模式，能夠快速更改它們而不會(huì)降低精度和性能。