關(guān)于AI背景下的on-chip ESD (靜電保護）需求分析和應(yīng)用

在政策的大力推動下，人工智能產(chǎn)業(yè)正步入加速發(fā)展期，并給軟硬件產(chǎn)品帶來新發(fā)展機遇。人工智能領(lǐng)域的獨角獸企業(yè)寒武紀(jì)，地平線、深鑒科技等人工智能芯片企業(yè)，均致力于開發(fā)AI處理器、建立AI開發(fā)平臺，并積極推出新產(chǎn)品和新應(yīng)用。 按照研究機構(gòu)的數(shù)據(jù)統(tǒng)計預(yù)測，在將來的幾年里，人工智能領(lǐng)域?qū)⒂瓉砬八从械拇蟛季趾痛蠓睒s。

從人工智能的半導(dǎo)體項目來看有明顯的幾個特征：

1. 基本上是大玩家在參與（如google,百度等)，有少許初創(chuàng)企業(yè)

2. 投資巨大 ，背后有大的基金或者投資機構(gòu)支持

3. 產(chǎn)品應(yīng)用這塊，高功率比如服務(wù)器，低功率比如移動平臺

從設(shè)計和工藝來看基本上有以下特征：

1. 基本上使用最先進的半導(dǎo)體工藝，比如16nm, 7nm FinFET等

2. 新的處理器架構(gòu)

3. 大的裸片和封裝

4. 非常多的界面

5. 需要高速傳輸界面來傳輸大數(shù)據(jù)

6. 寬的功率譜

7. 芯片非常昂貴 （前期投入加上量產(chǎn)不夠）

在這種背景下，我們仔細(xì)看一下傳統(tǒng)的on-chip ESD是否符合AI 芯片的需求，特別是半導(dǎo)體廠的現(xiàn)有解決方案是否存在局限和新的挑戰(zhàn)。

1. 先進的工藝節(jié)點（FinFET) 非常容易產(chǎn)生ESD保護失敗

a. 核心器件和IO 器件經(jīng)不起snapback

b. 核心器件容易遭受瞬態(tài)氧化物擊穿（Transient oxide Breakdown)

2. 最高的瞬態(tài)電壓對于核心器件不能超過3V

3. 沒辦法使用自我保護NMOS/PMOS驅(qū)動

4. RC-big FET 引入非常大的漏電

5. 金屬鏈接非常單薄，缺乏穩(wěn)定性

為了解決上述的困境，專注于on-chip ESD 解決方案的sofics 提出了自己的解決方案使上面的各種問題迎刃而解。關(guān)鍵在和客戶的項目合作中，獲得了很多寶貴的經(jīng)驗, 比如已經(jīng)結(jié)束的5個16nm FinFET 項目，1個 12nm FinFET 項目，和目前在進行的 7nm FinFET 項目等。 這些項目主要用于人工智能，人機學(xué)習(xí)，硅光電，高速傳輸?shù)葢?yīng)用。

上面也談到，人工智能需要大數(shù)據(jù)和高速傳輸，設(shè)計人員也非常清楚，高速電路不能容忍高寄生電容，因此在這個方面，Sofics 的解決方案也實現(xiàn)了：

在PAD中不引入ESD電路的電阻

實現(xiàn)超低寄生電容，比如10-20fF

在模擬電路中實現(xiàn)更低工作電壓，低于標(biāo)準(zhǔn)IO水平

ESD是一個比較特殊的方向，在芯片沒有出來之前預(yù)期不了真正的性能，所以直接使用硅片驗證過(Si-Proven) 的ESD解決方案尤其重要，這樣一來，充分減少了芯片ESD失敗的風(fēng)險（導(dǎo)致芯片開發(fā)周期延長，失去市場），同時Sofics的解決方案可能幫助客戶在高端的工藝節(jié)點上實現(xiàn)增加ESD性能外，還能減少ESD面積，使芯片費用減少，更有競爭力。

Sofics 的on-chip ESD 覆蓋目前主流工藝，應(yīng)用也非常廣泛，除了上面的人工智能，硅光電，高速電路外，汽車電子，物聯(lián)網(wǎng)，SOI，防輻射，醫(yī)療等應(yīng)用，都有我們的身影，對IO有特殊需求的，我們也可以私人定制。作為深耕on-chip ESD 領(lǐng)域近20年的公司，希望和國內(nèi)的AI 公司以及其他領(lǐng)域的設(shè)計公司，半導(dǎo)體廠深度合作。