有時(shí)CPU需要與PL進(jìn)行小批量的數(shù)據(jù)交換，可以通過(guò)BRAM模塊，也就是Block RAM實(shí)現(xiàn)此要求。本章通過(guò)Zynq的GP Master接口讀寫PL端的BRAM，實(shí)現(xiàn)與PL的交互。在本實(shí)驗(yàn)中加入了自定義的FPGA程序，并利用AXI4總線進(jìn)行配置，通知其何時(shí)讀寫BRAM。
2021-02-22 13:51:00
7359 
FPGA內(nèi)嵌的存儲(chǔ)器單元包括塊RAM（BRAM）和分布式RAM。
2023-08-15 16:11:05567 
BRAM IP核包括哪幾種類型？Vivado中xilinx_BRAM IP核怎么使用？
2021-03-08 07:11:54
嗨，考慮到所有因素，設(shè)備BRAM的最高速度是多少，它是FPGA速度的25/50 / 75％？是的我知道外部延遲和路由將最終控制最大值，但有任何技術(shù)考慮因素表明BRAM只能以設(shè)備速度的百分比計(jì)時(shí)。C。
2020-06-02 11:57:26
我正在使用具有真正雙端口的BRAM控制器來(lái)將FPGA邏輯與微型接口連接起來(lái)。我可以在UART上讀取這些內(nèi)存位置。但是，BRAM的讀訪問(wèn)似乎存在一些問(wèn)題。如圖所示，當(dāng)我寫入多個(gè)位置（WEA
2020-04-24 09:05:01
嗨，大家好，最近，在我的設(shè)計(jì)中，我正在努力解決BRAM阻塞RAMB16BWE引起的問(wèn)題。給出的警告示例如下：PhysDesignRules：812- 塊上的懸空引腳:: 16BWE>。組件
2019-05-27 08:35:05
親愛的FPGA專家，美好的一天！有人可以告訴我BRAM，DRAM和DMA之間的區(qū)別嗎？在什么特定情況下，每個(gè)適合使用？我們正在使用xilinx zedboard設(shè)備。非常感謝你。最好的祝福，格倫以上
2019-04-29 10:24:38
FPGA入門知識(shí)介紹近幾年來(lái)，由于現(xiàn)場(chǎng)可編程門陣列(FPGA)的使用非常靈活，又可以無(wú)限次的編程，已受到越來(lái)越多的電子編程者的喜愛，很多朋友都想學(xué)習(xí)一些FPGA入門知識(shí)準(zhǔn)備進(jìn)行這個(gè)行業(yè)，現(xiàn)在關(guān)于
2014-08-16 10:32:45
重要組成部分，所以我們將重點(diǎn)介紹Vitis HLS。LUT 或 SICELUT 或 SICE是構(gòu)成了 FPGA 的區(qū)域。它的數(shù)量有限，當(dāng)它用完時(shí)，意味著您的設(shè)計(jì)太大了！BRAM 或 Block
2022-09-07 15:21:54
可控進(jìn)程難以阻擋，國(guó)產(chǎn)當(dāng)自強(qiáng)。產(chǎn)業(yè)鏈角度來(lái)看，硬件產(chǎn)業(yè)鏈中目前自主可控程度較低，尤其在高端半導(dǎo)體設(shè)備和材料領(lǐng)域，未來(lái)產(chǎn)業(yè)鏈上下游國(guó)產(chǎn)替代進(jìn)程的推進(jìn)也將助力國(guó)產(chǎn) FPGA 加速發(fā)展。
硬件部分上游
2024-03-08 14:57:22
本文轉(zhuǎn)載自IT之家，IT之家 3 月 17 日消息 中國(guó)科學(xué)技術(shù)協(xié)會(huì)官方微信公眾號(hào) “科普中國(guó)”昨天發(fā)文為大家科普了正確的手機(jī)充電 “姿勢(shì)”，并建議給手機(jī)充電時(shí)先用充電器插電源，然后插手機(jī)。文章首先科普
2021-09-14 07:23:54
在NGDBUILD期間發(fā)現(xiàn)了錯(cuò)誤ERROR :: 90 - 在網(wǎng)表中找不到BRAM實(shí)例'A_digital_top / A_core_12 / A_cpu_top / A_rom_wrapper / A_ram1kx32m32_wrapper_0 / A_RAMB36E1_IROM0'。讓我知道如何解決這個(gè)問(wèn)題。謝謝，肖恩
2020-04-23 08:53:52
URAM和BRAM有什么區(qū)別
2021-02-23 07:52:47
無(wú)論是7系列FPGA、UltraScale還是UltraScale Plus系列FPGA，都包含Block RAM（BRAM），但只有UltraScale Plus芯片有UltraRAM也就
2020-12-23 16:57:28
嗨，我對(duì)FPGA設(shè)計(jì)很陌生，更多的是學(xué)習(xí)如何使用所有工具。無(wú)論如何，我的論文的大部分時(shí)間都在我的論文中運(yùn)作良好，這就是BRAM的最后一個(gè)難題。我使用ISE模板創(chuàng)建了1kx16（雙端口）BRAM，并將
2019-11-01 10:12:40
VR防艾教育模擬系統(tǒng)里，體驗(yàn)者站在半開放式的模擬血管內(nèi)，學(xué)習(xí)與艾滋病相關(guān)的常見科普知識(shí)問(wèn)答。 科普體驗(yàn)完以后，我們?cè)O(shè)置了一個(gè)“VR抗艾小游戲”互動(dòng)環(huán)節(jié)，寓教于樂，讓學(xué)習(xí)印象更深刻。? 適用群體
2018-10-15 15:04:54
在虛擬的普法教室內(nèi)，有警官、老師、學(xué)生等元素，將現(xiàn)實(shí)中的教學(xué)場(chǎng)景通過(guò)三維建模技術(shù)，逼真還原，讓體驗(yàn)者彷如置身于現(xiàn)場(chǎng)。為了讓參與者能更好地體驗(yàn)我司的科普內(nèi)容，我們還貼心地設(shè)置了“站著體驗(yàn)”和“坐著
2018-10-13 15:22:21
模擬系統(tǒng)里，體驗(yàn)者站在半開放式的模擬血管內(nèi)，學(xué)習(xí)與艾滋病相關(guān)的常見科普知識(shí)問(wèn)答。科普體驗(yàn)完以后，我們?cè)O(shè)置了一個(gè)“VR抗艾小游戲”互動(dòng)環(huán)節(jié)，寓教于樂，讓學(xué)習(xí)印象更深刻。適用群體：***相關(guān)衛(wèi)生職能機(jī)構(gòu)
2018-10-25 17:06:46
嗨，我對(duì)Virtex-4中BRAM的工作頻率有疑問(wèn)。如果有人知道BRAM的最大工作頻率是多少？提前致謝以上來(lái)自于谷歌翻譯以下為原文hi, I have a question about
2018-10-10 11:53:12
原子公眾號(hào)，獲取最新資料第十四章基于BRAM的PS和PL的數(shù)據(jù)交互在ZYNQ SOC開發(fā)過(guò)程中，PL和PS之間經(jīng)常需要做數(shù)據(jù)交互。對(duì)于傳輸速度要求較高、數(shù)據(jù)量大、地址連續(xù)的場(chǎng)合，可以通過(guò)AXI DMA來(lái)
2020-09-04 11:08:46
我有一個(gè)針對(duì)spartan-6（LX45）的項(xiàng)目，該項(xiàng)目在ISE 12.2中沒有出現(xiàn)任何問(wèn)題。最近升級(jí)到ISE 14.7項(xiàng)目不再正確構(gòu)建。問(wèn)題是BRAM沒有正確初始化。此項(xiàng)目中BRAM使用的方法
2019-07-12 15:10:57
我在我的設(shè)計(jì)中使用Bram，而源和目標(biāo)的clk是相同的。但我在數(shù)據(jù)路徑中得到保持違規(guī)-0.068，我嘗試過(guò)雙同步，但它對(duì)時(shí)間沒有任何影響。鋤頭來(lái)解決這個(gè)問(wèn)題我附上了bram的道路。謝謝
2020-05-25 13:59:33
FPGA的硬核和軟核有什么區(qū)別呢，有沒有使用硬核的開發(fā)板，想學(xué)習(xí)關(guān)于FPGA硬核的知識(shí)，各位大神有什么建議呢？真心求教
2013-03-05 11:51:54
大家好，我搜索了幾個(gè)關(guān)于初始化BRAM的線程，但我找不到答案。我使用的是Vivado 2015.4。我寫了一個(gè)coe文件，想把coe文件加載到BRAM中。首先，我添加一個(gè)BRAM IP，然后加載
2019-04-17 09:47:17
如題哪位大神能給科普一下產(chǎn)品加密保護(hù)方面的知識(shí)？
2016-12-08 10:46:50
我目前正在使用Spartan 6板。我初衷了BRAM。我現(xiàn)在想通過(guò)UART將數(shù)據(jù)從BRAM發(fā)送到計(jì)算機(jī)。我還設(shè)法讓UART與PC連接運(yùn)行（我使用了兩者的預(yù)先存在的代碼）。如何將數(shù)據(jù)從BRAM發(fā)送到
2020-05-04 17:27:37
Spartan 6 BRAM顯然有一個(gè)涉及雙端口模式和異步時(shí)鐘的錯(cuò)誤。這個(gè)部分記錄在BRAM用戶指南中。我通常使用以下模板暗示在Verilog中阻止rams： reg [7：0] mem [255
2019-05-27 12:16:37
嗨，我正在開發(fā)一個(gè)項(xiàng)目，我們正在使用Virtex-5 FPGA從ADC捕獲信號(hào)，樣本存儲(chǔ)在128K x 256 SRAM上，數(shù)據(jù)樣本由PC采集。我相信Virtex-5為BRAM提供了一個(gè)選項(xiàng)，雖然我
2020-06-17 11:31:47
在vivado中bram加載coe文件數(shù)據(jù)僅在instatntiation中生成datain，但沒有datain
2020-04-15 10:12:41
你好，我在FPGA（ISE14）中有一個(gè)部分重配置設(shè)計(jì)，它包含一個(gè)由coregen生成的BRAM存儲(chǔ)器塊。在整個(gè)設(shè)計(jì)布線后，我需要能夠改變這些存儲(chǔ)器的內(nèi)容。我知道data2mem程序可以完成類似
2018-10-16 06:40:10
嗨朋友們，我正在嘗試使用塊內(nèi)存生成器訪問(wèn)存儲(chǔ)在ROM中的.coe文件。我想為此編寫一個(gè)verilog代碼。如何以verilog代碼訪問(wèn)存儲(chǔ)在BRAM中的像素值？提前致謝。以上來(lái)自于谷歌翻譯以下為原文
2019-02-26 09:48:33
嗨，我能夠在我們的定制板上連接到virtex 7 fpga。我的塊級(jí)設(shè)計(jì)具有用于pcie的軸橋作為終點(diǎn)和axi bram。但我無(wú)法使用pcie鏈接從外部處理器訪問(wèn)bram。任何人都可以幫忙解決這個(gè)問(wèn)題嗎？大多數(shù)情況下，我猜這與地址翻譯有關(guān)，我無(wú)法弄清楚。謝謝
2020-04-22 09:31:47
，DDR在設(shè)計(jì)中，但它沒有被積極使用。它有趣的工作?？赡苁鞘裁磫?wèn)題呢？有用的建議將是一件非常愉快的事情。謝謝。以上來(lái)自于谷歌翻譯以下為原文Hello How can I design FPGA BRAM
2019-04-04 15:10:55
我的Vertex 4設(shè)計(jì)在將其寫入外部DRAM之前使用BRAM作為累積數(shù)據(jù)的緩沖區(qū)。 BRAM在RTL代碼中手動(dòng)實(shí)例化。用戶指南似乎表明只能在配置fpga設(shè)備期間初始化BRAM內(nèi)容。在某些情況下，我的控制器希望在正常操作期間將BRAM內(nèi)容返回到其初始值，而無(wú)需重置整個(gè)設(shè)計(jì)。這可能嗎？我該怎么做？
2020-05-28 08:53:15
嗨，我為CMOD A7設(shè)置了一個(gè)微型燈，uart，sram和bram的方框圖。我無(wú)法寫信給BRAM。我寫入地址并嘗試從地址讀取，值始終為零。有沒有人遇到過(guò)CMOD A7的這個(gè)問(wèn)題？我為ARTY板使用了相同的協(xié)議，它運(yùn)行良好。謝謝，維多利亞
2020-08-13 09:19:38
我正在使用ISE 14.7。我有一個(gè)測(cè)試項(xiàng)目。在XPS中，它有一個(gè)bram_block，其中兩個(gè)端口用于dlmb_port，ilmb_port用于micrlaze處理器。最初，使用XPS中的“系統(tǒng)
2018-10-25 15:24:01
小編科普D類音頻功率放大器的熱耗散知識(shí)
2021-06-03 06:57:17
我有一個(gè)帶有64kb BRAM的Microblaze，帶有指令和數(shù)據(jù)空間（一個(gè)端口上的標(biāo)準(zhǔn)I和另一個(gè)端口上的D）。我有另一個(gè)64kb只在一個(gè)端口上連接到Microblaze并且只包含數(shù)據(jù)。第二個(gè)端口
2019-03-04 12:09:00
大家好請(qǐng)任何人告訴我。是否有任何方法可以從Virtex 6的FPGA中取出BRAM轉(zhuǎn)儲(chǔ)。提前致謝問(wèn)候Vir_1602以上來(lái)自于谷歌翻譯以下為原文Hi all would anyone please
2019-03-20 15:37:12
可以從Zynq上運(yùn)行的Linux控制的額外IP。我要做的就是將一些配置數(shù)據(jù)寫入PL中的BRAM。要做到這一點(diǎn)，根據(jù)我在其他地方得到的建議，我提出了一個(gè)axi_cdma。所以CDMA有一個(gè)
2019-04-19 07:50:52
我有一個(gè)程序文件，在模擬開始時(shí)必須存儲(chǔ)在BRAM中。要加載BRAM，我無(wú)法重復(fù)使用我的傳統(tǒng)測(cè)試平臺(tái)任務(wù)，因?yàn)閮?nèi)存組織不同，因?yàn)檫@些任務(wù)是為ASIC RAM IP編寫的。我們正在嘗試使用Xilinx
2019-04-22 07:41:01
嗨，我想將數(shù)據(jù)存儲(chǔ)到由axi_bram_controller控制的bram中。那么如何確認(rèn)我傳輸?shù)氖M(jìn)制數(shù)據(jù)而不是十六進(jìn)制數(shù)據(jù)呢？問(wèn)候，索菲亞
2020-05-11 09:21:52
嗨，我想在我的VHDL代碼中使用fsm_style屬性來(lái)在SpartanXC3S200AN設(shè)備中的BRAM中實(shí)現(xiàn)我的狀態(tài)機(jī)。我在綜合后得到的代碼和警告如下：HDL代碼arcihtecture bla
2019-04-01 12:36:46
嗨，我正在嘗試使用自定義IP寫入vhdl中的雙端口BRAM，該IP生成地址并啟用所有信號(hào)，但我無(wú)法正確寫入雙端口BRAM。 BRAM的另一個(gè)端口就是從PS Zynq讀取值并且不寫入。這是我寫入
2019-04-17 08:15:09
，設(shè)計(jì)無(wú)法滿足時(shí)序要求。 550MHz是Virtex 5數(shù)據(jù)表中規(guī)定的最大允許頻率。當(dāng)我使用BRAM或FIFO_BRAM實(shí)現(xiàn)FIFO時(shí)，設(shè)計(jì)失敗。我使用了一個(gè)選項(xiàng)，因此未連接的元素不會(huì)被修剪（地圖階段的-u
2020-06-13 15:49:32
大家好，我們正在回讀我們架構(gòu)的一些
BRAM（配置為雙端口RAM）。為避免數(shù)據(jù)損壞，我們禁用時(shí)鐘并在回讀之前將啟用引腳設(shè)置為“0”（在兩個(gè)端口中）。我們只是在我們要回讀的
BRAM中這樣做。但是，我們?cè)?/div>
2020-06-11 15:29:20
，這是新型xilinx產(chǎn)品的基礎(chǔ)架構(gòu)，因此DSP-Slices和CLB的寬度可能相等，但我找不到確認(rèn)的信息。如果有人能夠提供有關(guān)7系列FPGA中CLB，DSP48E1和BRAM36K / BRAM18K之間水平關(guān)系的信息，將會(huì)非常有幫助。
2020-07-25 11:04:42
。其中存儲(chǔ)器是功耗大戶，如xilinx FPGA中的存儲(chǔ)器單元Block RAM，因此在這邊主要介紹對(duì)BRAM的一些功耗優(yōu)化方法。如圖5中實(shí)例，雖然BRAM只使用了7%，但是其功耗0.601W占了總
2014-08-21 15:31:23
嗨，我的設(shè)計(jì)在合成中使用141.5 BRAM瓦片。但是，在Zynq中可以使用140 BRAM瓦片。實(shí)施后，這個(gè)數(shù)量下降到133瓦。我的問(wèn)題是vivado如何減少這一數(shù)量？實(shí)施？這點(diǎn)可以導(dǎo)致未來(lái)
2018-10-31 16:17:40
嗨，大家好，我想用coe文件初始化BRAM，但有兩個(gè)問(wèn)題。首先，當(dāng)我加載coe文件時(shí)，存在文件不存在的錯(cuò)誤。見下圖：有人可以幫我解決問(wèn)題嗎？其次，我刪除了錯(cuò)誤文件，因?yàn)椤拔募M”下有兩個(gè)coe文件
2019-04-18 11:27:07
嗨，大家好，我正在研究Vivado 2014.4，Xilinx KC705。我需要通過(guò)Microblaze讀取存儲(chǔ)在BRAM（coe文件）中的數(shù)據(jù)進(jìn)行計(jì)算。我是微博閱讀部分的新手。有人可以建議我
2020-05-20 08:38:21
我想在Virtex-5 LX50T中實(shí)現(xiàn)尺寸為338 KB的BRAM。我覺得V5 FPGA內(nèi)沒有足夠的BRAM容量。除了36K和18K塊之外，是否有可能使用更小容量的BRAM。是否有任何設(shè)置/選項(xiàng)可供設(shè)置。請(qǐng)幫助我這方面。JVK yadav
2020-05-27 08:05:46
數(shù)字化氣象綜合服務(wù)平臺(tái)。通過(guò)氣象科普實(shí)物，傳播氣象科學(xué)知識(shí)，增強(qiáng)青少年學(xué)生的公眾氣象意識(shí)，培養(yǎng)和提高他們防災(zāi)抗災(zāi)的技能與能力。特別是在于開拓、延伸、補(bǔ)充同學(xué)們的課外
2021-03-26 17:17:04
科普知識(shí)： 太陽(yáng)能光伏知識(shí)1、 1、 太陽(yáng)能電池發(fā)電原理: 太陽(yáng)電池是一種對(duì)光有響應(yīng)并能將光能轉(zhuǎn)換成電力的器
2009-02-23 21:35:153882 
The PLB BRAM Interface Controller is a module thatattaches to the PLB (Processor Local Bus
2012-02-10 16:59:50
31 本文檔詳細(xì)介紹的是FPGA教程之CPLD與FPGA的基礎(chǔ)知識(shí)說(shuō)明主要內(nèi)容包括了：一、復(fù)雜可編程邏輯器件簡(jiǎn)介二、CPLD的組成與特點(diǎn)三、FPGA的組成與特點(diǎn)四、CPLD與FPGA的異同五、主要的PLD廠商
2019-02-27 17:09:3232 BRAM和URAM都可級(jí)聯(lián)，只是級(jí)聯(lián)方式不同。在使用BRAM時(shí)，我們只需要設(shè)定寬度和深度，并根據(jù)時(shí)鐘頻率合理選擇Latency，也就是選擇是否需要使用BRAM自帶的輸出寄存器或Slice中的寄存器
2019-03-06 15:44:4127036 
本文檔的主要人詳細(xì)介紹的是FPGA基礎(chǔ)知識(shí)培訓(xùn)教程免費(fèi)下載包括了：1.什么是FPGA ，2.Actel FPGA整體概述 3.Actel FPGA的性能，4.Actel FPGA的優(yōu)勢(shì)
2019-04-23 08:00:007 1、引言 以交換機(jī)設(shè)計(jì)為例。在交換機(jī)設(shè)計(jì)前期，轉(zhuǎn)發(fā)表項(xiàng)是固化在交換機(jī)內(nèi)部的（給FPGA片內(nèi)BRAM初始值），但是在測(cè)試過(guò)程中，往往需要對(duì)表項(xiàng)進(jìn)行修改，如果直接修改BRAM的coe文件，則需要重新綜合
2020-11-30 15:37:432196 
? Xilinx公司的FPGA中有著很多的有用且對(duì)整個(gè)工程很有益處的IP核，比如數(shù)學(xué)類的IP核，數(shù)字信號(hào)處理使用的IP核，以及存儲(chǔ)類的IP核，本篇文章主要介紹BRAM ?IP
2020-12-29 15:59:399496 FPGA可以調(diào)用分布式RAM和塊RAM兩種RAM，當(dāng)我們編寫verilog代碼的時(shí)候如果合理的編寫就可以使我們想要的RAM被綜合成BRAM（Block RAM）或者DRAM（Distributed
2020-12-30 16:27:529 無(wú)論是7系列FPGA、UltraScale還是UltraScale Plus系列FPGA，都包含Block RAM（BRAM），但只有UltraScale Plus芯片有UltraRAM也就是我們所說(shuō)的URAM。BRAM和URAM都是重要的片上存儲(chǔ)資源，但兩者還是有些顯著的區(qū)別。
2022-07-25 17:54:144534 
無(wú)論是7系列FPGA、UltraScale還是UltraScale Plus系列FPGA，都包含Block RAM（BRAM），但只有UltraScale Plus芯片有UltraRAM也就是我們所說(shuō)的URAM。BRAM和URAM都是重要的片上存儲(chǔ)資源，但兩者還是有些顯著的區(qū)別。
2021-01-27 06:55:0912 Vivado2017.2 中BRAM版本為 Block Memory Generator Specific Features 8.3。BRAM IP核包括有5種類型：Single-port RAM 單端口RAM，Simple Dual-port RAM 簡(jiǎn)單雙端口RAM（A寫數(shù)據(jù)B讀數(shù)據(jù)）
2021-03-10 06:15:5619 CPLD/FPGA的基本知識(shí)講解。
2021-03-30 09:55:1827 電子發(fā)燒友網(wǎng)為你提供5G知識(shí)科普：什么是SSB？資料下載的電子資料下載，更有其他相關(guān)的電路圖、源代碼、課件教程、中文資料、英文資料、參考設(shè)計(jì)、用戶指南、解決方案等資料，希望可以幫助到廣大的電子工程師們。
2021-04-29 08:50:24636 FPGA 是可以先購(gòu)買再設(shè)計(jì)的“萬(wàn)能”芯片。FPGA （Field Programmable Gate Array）現(xiàn)場(chǎng)可編程門陣列，是在硅片上預(yù)先設(shè)計(jì)實(shí)現(xiàn)的具有可編程特性的集成電路，它能夠按照
2021-04-30 11:13:546339 
學(xué)習(xí)FPGA，筆者推崇的學(xué)習(xí)方法是先整體再局部。先對(duì)FPGA 有一個(gè)整體的認(rèn)識(shí)，包括知道有哪些知識(shí)點(diǎn)，這些知識(shí)點(diǎn)所處的位置和作用。然后在此基礎(chǔ)上再逐個(gè)突破。
2022-03-22 14:47:21597 
今天安泰小編為大家科普渦流的有關(guān)知識(shí)，如果感興趣的話，就繼續(xù)往下看吧！
2022-05-19 15:22:365955 
MicroBlaze可以使用AXI BRAM存放數(shù)據(jù)和指令。有些客戶軟件很大，需要把AXI BRAM的空間做到最大。AXI BRAM底層是Block RAM或者Ultra RAM。器件的Block RAM或者Ultra RAM個(gè)數(shù)，決定了AXI BRAM的大小。
2022-08-02 10:09:052423 
內(nèi)容來(lái)源：美麗株所 END 原文標(biāo)題：知識(shí)科普 | 沙子變“芯”計(jì) 文章出處：【微信公眾號(hào)：機(jī)智云物聯(lián)網(wǎng)】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。
2022-11-10 11:20:03310 FPGA端實(shí)現(xiàn)SDIO Slave功能 a.FPGA將SDIO Master發(fā)送的2KByte數(shù)據(jù)保存至BRAM。 b.SDIO Master發(fā)起讀數(shù)據(jù)時(shí)，FPGA從BRAM讀取2KByte通過(guò)SDIO總線傳輸給SDIO Master。
2022-11-10 12:22:181912 成長(zhǎng)計(jì)劃 電池知識(shí)科普與DIY指南 工程師成長(zhǎng)計(jì)劃第十七期，深入電池原理、電路設(shè)計(jì)及DIY指南。 電池涉及到材料及電化學(xué)，往往在工程設(shè)計(jì)的時(shí)候，十分考驗(yàn)工程師的學(xué)科交叉知識(shí)儲(chǔ)備。 電池
2022-11-17 08:25:111022 以交換機(jī)設(shè)計(jì)為例。在交換機(jī)設(shè)計(jì)前期，轉(zhuǎn)發(fā)表項(xiàng)是固化在交換機(jī)內(nèi)部的（給FPGA片內(nèi)BRAM初始值），但是在測(cè)試過(guò)程中，往往需要對(duì)表項(xiàng)進(jìn)行修改，如果直接修改BRAM的coe文件，則需要重新綜合、實(shí)現(xiàn)、生成bit文件
2023-02-02 14:03:22676 FPGA開發(fā)中使用頻率非常高的兩個(gè)IP就是FIFO和BRAM，上一篇文章中已經(jīng)詳細(xì)介紹了Vivado FIFO IP，今天我們來(lái)聊一聊BRAM IP。
2023-08-29 16:41:492605 
FPGA的BRAM和LUT等資源都是有限的，在FPGA開發(fā)過(guò)程中，可能經(jīng)常遇到BRAM或者LUT資源不夠用的情況。
2023-08-30 16:12:04949 
電氣基本知識(shí)科普
2023-09-09 10:23:273814 
PCB高速信號(hào)在當(dāng)今的一個(gè)pcb設(shè)計(jì)中顯然已成為主流，一名優(yōu)秀的PCB工程師，除了在實(shí)戰(zhàn)項(xiàng)目慢慢積累設(shè)計(jì)PCB高速信號(hào)的經(jīng)驗(yàn)外，還需通過(guò)不斷學(xué)習(xí)來(lái)提升自己的知識(shí)儲(chǔ)存和專業(yè)技能。本文捷多邦小編就給大家科普一下PCB高速信號(hào)的一些相關(guān)布線知識(shí)。
2023-09-15 10:19:18722 電子發(fā)燒友網(wǎng)站提供《基于FPGA的加速基礎(chǔ)知識(shí).pdf》資料免費(fèi)下載
2023-09-18 10:12:200 科普｜電源管理知識(shí)
2023-10-17 16:31:55305 
Xilinx公司的FPGA中有著很多的有用且對(duì)整個(gè)工程很有益處的IP核，比如數(shù)學(xué)類的IP核，數(shù)字信號(hào)處理使用的IP核，以及存儲(chǔ)類的IP核，本篇文章主要介紹BRAM IP核的使用。 BRAM是FPGA
2023-12-05 15:05:02317 電子發(fā)燒友網(wǎng)站提供《FPGA基礎(chǔ)知識(shí)介紹.pdf》資料免費(fèi)下載
2024-02-23 09:45:521 已全部加載完成
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論