講解一下SRAM型FPGA在軌會(huì)遇到的問題及其影響

SRAM型FPGA屬于核心元器件，因此對(duì)SRAM型FPGA進(jìn)行抗輻照加固設(shè)計(jì)非常必要。今天貧道主要給大家布道一下SRAM型FPGA在軌會(huì)遇到的問題及其影響。

1

**************SEE分類

SRAM型FPGA空間應(yīng)用下面臨的主要問題是單粒子效應(yīng)和總劑量效應(yīng)。如圖1所示，單粒子效應(yīng)包括單粒子閂鎖SEL，單粒子翻轉(zhuǎn)SEU，單粒子瞬變SET和單粒子功能中斷SEFI。SEL屬于硬錯(cuò)誤，可能會(huì)導(dǎo)致FPGA器件損傷。而SEU，SET和SEFI則屬于軟錯(cuò)誤，一般不會(huì)對(duì)器件造成損傷，但會(huì)影響FPGA功能。

圖1 元器件單粒子效應(yīng)的分類

2

TID

經(jīng)常聽說某國(guó)產(chǎn)元器件TID指標(biāo)大于100Krad or 150K rad，為啥要定義這個(gè)指標(biāo)呢？不同軌道的航天器遭受的年劑量是不一樣的，比如LEO軌道遭受的只有幾Krad[si]，GEO軌道年劑量可能達(dá)到100Krad[si]，而MEO軌道年劑量最高可達(dá)數(shù)百Krad[si]。

這里提到的指標(biāo)是典型的3mm鋁屏蔽下的年劑量，乘以衛(wèi)星的使用壽命，并考慮2~3倍的抗輻射設(shè)計(jì)余量（RDM），就是型號(hào)任務(wù)通常的抗總劑量要求。為了滿足總劑量的要求，可以通過設(shè)備機(jī)箱進(jìn)行屏蔽，也可以通過整星設(shè)計(jì)，設(shè)備機(jī)箱結(jié)合其他結(jié)構(gòu)件組合屏蔽。一般到元器件層面總劑量指標(biāo)大于100Krad能滿足型號(hào)任務(wù)的需求。

3

**************SEL

目前主流的SRAM型FPGA是CMOS工藝，由于天然的寄生效應(yīng)，一個(gè)NMOS和一個(gè)PMOS串聯(lián)起來產(chǎn)生PNPN結(jié)構(gòu)。受單粒子效應(yīng)的影響，PNPN會(huì)處于導(dǎo)通狀態(tài)且不斷電會(huì)一直處于導(dǎo)通狀態(tài)，影響管子使用壽命。隨著導(dǎo)通的管子數(shù)量增多，外在表現(xiàn)就是電流會(huì)階梯型上升。某國(guó)產(chǎn)宇航級(jí)的FPGA會(huì)在芯片內(nèi)部進(jìn)行SEL特殊加固設(shè)計(jì), 指標(biāo)達(dá)到84 Mev.cm^2/mg板級(jí)設(shè)計(jì)不需要考慮額外的抗SEL設(shè)計(jì)。

工業(yè)級(jí)的FPGA則必須要在板級(jí)設(shè)計(jì)中考慮電源的監(jiān)測(cè)和管理。由于電路的階梯型上升特點(diǎn)，只對(duì)一級(jí)電源進(jìn)行監(jiān)測(cè)缺點(diǎn)是靈敏度不夠，發(fā)現(xiàn)不了潛在的閂鎖。最好對(duì)每路電源進(jìn)行監(jiān)測(cè)，提高靈敏度，一旦發(fā)生異常，采取斷電重啟。

圖2 CMOS電路中的寄生效應(yīng)

圖3 發(fā)生SEL后電流階梯型上升

4

SEFI

SEFI分為應(yīng)用級(jí)SEFI和器件級(jí)SEFI。如表1所示，器件級(jí)SEFI包括POR SEFI，SelectMAP SEFI，F(xiàn)AR SEFI和全局信號(hào)的SEFI。一般需要通過外部的刷新電路對(duì)器件級(jí)SEFI進(jìn)行監(jiān)測(cè)，并采取相應(yīng)的應(yīng)對(duì)措施。某國(guó)產(chǎn)宇航級(jí)的FPGA會(huì)在芯片內(nèi)部進(jìn)行SEFI特殊加固設(shè)計(jì)，指標(biāo)達(dá)到37 Mev.cm^2/mg，極大增強(qiáng)了FPGA在軌穩(wěn)定運(yùn)行的能力。

應(yīng)用級(jí)SEFI需要把由SEU導(dǎo)致的用戶層面邏輯功能異常刨除掉，專注一些基礎(chǔ)性的一般性的東西，否則應(yīng)用級(jí)SEFI就是一個(gè)模糊不清的概念。本文中應(yīng)用級(jí)SEFI指的是時(shí)鐘SET、復(fù)位毛刺和MMCM/PLL/DCM的功能異常，下面對(duì)應(yīng)用級(jí)SEFI分類進(jìn)行說明。

1）時(shí)鐘SET

如圖5所示，盡管對(duì)電路做了TMR加固，但時(shí)鐘信號(hào)的SET會(huì)導(dǎo)致該時(shí)鐘域下的所有寄存器發(fā)生SEU，最終Voter判定結(jié)果錯(cuò)誤，TMR加固失效。

圖5 時(shí)鐘毛刺

對(duì)時(shí)鐘網(wǎng)絡(luò)推薦采用GTMR策略，時(shí)鐘IO不做TMR，對(duì)BUFG做TMR。加固前單點(diǎn)失效路徑是整個(gè)時(shí)鐘routing，加固后單點(diǎn)失效路徑是IO到BUFGs的交匯處，通常單點(diǎn)失效路徑截面大為減少。

圖6 GTMR有效降低時(shí)鐘網(wǎng)絡(luò)SET概率

2）復(fù)位毛刺

FPGA加載時(shí)用GSR來控制寄存器和狀態(tài)機(jī)初值，因此并不需要額外產(chǎn)生復(fù)位信號(hào)來做初值控制。比如，不需要復(fù)位的寄存器（如數(shù)據(jù)流相關(guān)的寄存器）不設(shè)計(jì)外部復(fù)位，用GSR做初值控制。對(duì)復(fù)位毛刺很敏感的寄存器和狀態(tài)機(jī)，可以改用同步復(fù)位，同步復(fù)位比異步復(fù)位消耗資源多一些，但比異步復(fù)位對(duì)毛刺敏感性低。

圖7 異步復(fù)位同步釋放電路

如果外部異步復(fù)位扇出較多的寄存器，可以用GTMR加固策略。復(fù)位信號(hào)經(jīng)過3個(gè)BUFG走全局時(shí)鐘專用網(wǎng)絡(luò)，單路復(fù)位毛刺翻轉(zhuǎn)影響不了另外兩路復(fù)位信號(hào)對(duì)應(yīng)的寄存器。

3）MMCM/PLL/DCM

MMCM/PLL/DCM的LOCK信號(hào)為高并不代表功能一定正常，因此建議開發(fā)一種緩解方案，例如通過計(jì)數(shù)器來檢測(cè)MMCM/PLL/DCM輸出故障。一旦MMCM/PLL/DCM發(fā)生故障，進(jìn)行復(fù)位操作。

5

**SEU**

單粒子翻轉(zhuǎn)SEU可以發(fā)生在FPGA任意的資源上，比如配置SRAM、配置邏輯電路、用戶邏輯DFF和塊存儲(chǔ)器等。

配置SRAM的SEU直接影響的是查找表LUT的值和互連資源的連接關(guān)系。查找表值的錯(cuò)誤會(huì)導(dǎo)致用戶邏輯功能出錯(cuò)，邏輯錯(cuò)誤向下傳播還可能導(dǎo)致時(shí)序單元出錯(cuò)。此外如果LUT用作了分布式RAM或者移位寄存器SRL，那么還會(huì)導(dǎo)致存儲(chǔ)數(shù)據(jù)出錯(cuò)。

互連出錯(cuò)可能導(dǎo)致用戶邏輯連接出錯(cuò)，連接錯(cuò)誤向下傳播可能導(dǎo)致時(shí)序單元出錯(cuò)?；ミB出錯(cuò)還可能導(dǎo)致互連產(chǎn)生短路，引起靜態(tài)功耗增加。

觸發(fā)器DFF的SEU會(huì)導(dǎo)致用戶邏輯狀態(tài)出錯(cuò)和FSM狀態(tài)機(jī)出錯(cuò)。流水寄存器狀態(tài)出錯(cuò)的影響僅限于單個(gè)時(shí)鐘周期，因此影響比較小。FSM狀態(tài)機(jī)出錯(cuò)可能會(huì)造成嚴(yán)重的影響。如圖8 所示，狀態(tài)機(jī)如果發(fā)生翻轉(zhuǎn)至為定義的狀態(tài)，那會(huì)導(dǎo)致狀態(tài)機(jī)鎖死，用戶功能無法恢復(fù)。

圖8 狀態(tài)機(jī)發(fā)生SEU導(dǎo)致鎖死

BRAM塊存儲(chǔ)器發(fā)生SEU可能會(huì)造成功能出錯(cuò)。當(dāng)BRAM資源用作ROM，ROM存儲(chǔ)重要的參數(shù)，重要參數(shù)發(fā)生錯(cuò)誤會(huì)導(dǎo)致用戶功能受到嚴(yán)重影響。比如FPGA內(nèi)部跑軟核，程序存儲(chǔ)在FPGA內(nèi)部的BRAM資源中，BRAM程序區(qū)的SEU會(huì)導(dǎo)致指針亂跳，程序跑飛。

圖9 軟核存儲(chǔ)器發(fā)生SEU導(dǎo)致程序跑飛

戰(zhàn)術(shù)總結(jié)

對(duì)于SRAM型的FPGA而言，單粒子效應(yīng)SEE可產(chǎn)生嚴(yán)重的影響。





審核編輯：劉清