存儲(chǔ)器技術(shù)發(fā)展概述

半導(dǎo)體存儲(chǔ)技術(shù)在電子設(shè)計(jì)中占有重要的地位，在幾乎任何包含處理器的系統(tǒng)中都會(huì)用到各種各樣的存儲(chǔ)器。 隨著處理器的進(jìn)化和發(fā)展，存儲(chǔ)技術(shù)也跟隨著不斷進(jìn)步。 另外，隨著處理器和計(jì)算機(jī)系統(tǒng)而不斷復(fù)雜的軟件系統(tǒng)，也對(duì)存儲(chǔ)技術(shù)提出越來越高的要求，新型的存儲(chǔ)技術(shù)因此不斷涌現(xiàn)。 然而，當(dāng)今的主流存儲(chǔ)技術(shù)在可預(yù)見的將來仍然會(huì)被大量應(yīng)用在計(jì)算機(jī)系統(tǒng)、數(shù)碼相機(jī)、智能手機(jī)等電子設(shè)備當(dāng)中。

對(duì)于電路系統(tǒng)而言，一般包括以下幾種存儲(chǔ)器：EEPROM、FLASH、SDRAM（或DDRx SDRAM等），在高性能系統(tǒng)中還包括ZBT SRAM（或DDR SRAM、QDR SRAM等）。 其中，EEPROM一般用于存儲(chǔ)單板信息（如單板名稱、廠家名稱、單板版本號(hào)、單板序列號(hào)等），F(xiàn)LASH用于存儲(chǔ)底層驅(qū)動(dòng)代碼、軟件代碼等，SDRAM等用于大容量緩存，SRAM等用于高吞吐率小容量的存儲(chǔ)。

存儲(chǔ)基礎(chǔ)

分類

根據(jù)系統(tǒng)掉電后存儲(chǔ)內(nèi)容是否丟失，半導(dǎo)體存儲(chǔ)器可分為非易失性存儲(chǔ)器和易失性存儲(chǔ)器。

Non-Volatile?：?非易失性存儲(chǔ)器，掉電后存儲(chǔ)內(nèi)容仍然保存；

Volatile?：?易失性存儲(chǔ)器，掉電后內(nèi)容隨即丟失。

根據(jù)存儲(chǔ)器工作方式的不同，半導(dǎo)體存儲(chǔ)器可分為RAM和ROM兩大類。 其中：

RAM?：?隨機(jī)存儲(chǔ)器。 顧名思義，根據(jù)存儲(chǔ)單元的行地址和列地址可以快速寫入/讀取存儲(chǔ)單元（Memory Storage Cells）內(nèi)容。 嚴(yán)格地說，DRAM不屬于Random Access，因?yàn)樵贒RAM中數(shù)據(jù)讀取是突發(fā)（Burst）傳輸?shù)摹?然而，許多類型的SRAM是嚴(yán)格意義上的隨機(jī)存取。 一般地，隨機(jī)存儲(chǔ)器都是易失性的，如DRAM，掉電后信息丟失，但是也有非易失性的隨機(jī)存儲(chǔ)器（NVRAM），這些隨機(jī)存儲(chǔ)器允許隨機(jī)的讀操作（寫不是隨機(jī)的）和有限次的寫操作（燒錄），這些非易失性的隨機(jī)存儲(chǔ)器包括絕大多數(shù)的ROM和NOR FLASH；

ROM?：?只讀存儲(chǔ)器。 常被用來保存固定的程序和數(shù)據(jù)，如微處理器的指令集、計(jì)算機(jī)的BIOS程序和微控制器的固有程序（firmware）。 在一般工作狀態(tài)下，ROM中的信息只能讀出，不能寫入。 對(duì)可編程的ROM芯片，可用特殊方法將信息寫入，該過程被稱為“編程”。 對(duì)可擦除的ROM芯片，可采用特殊方法將原來信息擦除，以便再次編程。

表1列出常用半導(dǎo)體存儲(chǔ)器類型及其分類。

表1. 半導(dǎo)體存儲(chǔ)器及其分類

應(yīng)用

下面對(duì)不同類型的半導(dǎo)體存儲(chǔ)器做簡單介紹。

ROM，簡單的布爾組合網(wǎng)絡(luò)，根據(jù)輸入的組合（Address）輸出特定值

儲(chǔ)存“1”– 存在晶體管處于ACTIVE狀態(tài)

儲(chǔ)存“0” - 不存在晶體管處在ACTIVE狀態(tài)

圖1. ROM基本存儲(chǔ)單元

掩膜式ROM（Mask Programmed ROM）通過物理的方法將數(shù)據(jù)存儲(chǔ)在集成電路上，因此在定型后很難改變其存儲(chǔ)內(nèi)容。

圖2. 掩膜式ROM結(jié)構(gòu)單元（空白）

圖3. 掩膜式ROM結(jié)構(gòu)單元（寫入內(nèi)容后）

掩膜式ROM一般由生產(chǎn)廠家根據(jù)用戶的要求定制。 其它一些ROM可以通過一定的手段對(duì)其存儲(chǔ)內(nèi)容進(jìn)行修改。

1. 舞會(huì)

可編程PROM（Programmable read-only memory），亦稱One-time programmable ROM（OTP），可以通過特殊的裝置（PROM Programmer）對(duì)其寫入。 寫入時(shí)，燒錄器通過高電壓在芯片內(nèi)永久地?zé)龜嗷蛘呓?nèi)部連接（熔絲或反熔絲）。 因此，PROM只能一次編程。

出廠時(shí)，所有存儲(chǔ)單元的熔絲都是完好的。 編程時(shí)，通過字線選中某個(gè)晶體管。 若準(zhǔn)備寫入1，則向位線送高電平，此時(shí)管子截止，熔絲將被保留； 若準(zhǔn)備寫入0，則向位線送低電平，此時(shí)管子導(dǎo)通，控制電流使熔絲燒斷。 換句話說，所有存儲(chǔ)單元出廠時(shí)均存放信息1，一旦寫入0使熔絲燒斷，就不可能再恢復(fù)。

2. EPROM

可擦除EPROM（Erasable programmable read-only memory），芯片的上方有一個(gè)石英玻璃的窗口，通過紫外線照射，芯片電路中的浮空晶柵上的電荷會(huì)形成光電流泄漏走，使電路恢復(fù)起始狀態(tài)，從而將寫入的信號(hào)擦去。

圖4. EPROM存儲(chǔ)單元

圖5. EPROM芯片（玻璃窗感應(yīng)UV光照射）

在N型的基片上安置了兩個(gè)高濃度的P型區(qū)，它們通過歐姆接觸，分別引出源極（S）和漏極（D），在S和D之間有一個(gè)由多晶硅構(gòu)成的柵極，但它是浮空的，被絕緣物SiO2所包圍。

出廠時(shí)，硅柵上沒有電荷，則管子內(nèi)沒有導(dǎo)電溝道，D和S之間是不導(dǎo)電的。 當(dāng)把EPROM管子用于存儲(chǔ)矩陣時(shí)，它輸出為全1（或0）。 要寫入時(shí)，則在D和S之間加上25V的高壓，另外加上編程脈沖（其寬度約為50ms），所選中的單元在這個(gè)電源作用下，D和S之間被瞬時(shí)擊穿，就會(huì)有電子通過絕緣層注入到硅柵，當(dāng)高壓電源去除后，因?yàn)楣钖疟唤^緣層包圍，故注入的電子無處泄漏走，硅柵就為負(fù)，于是就形成了導(dǎo)電溝道，從而使EPROM單元導(dǎo)通，輸出為“0”（或“1”）。

3. 電子電氣化

EPROM相對(duì)于PROM在循環(huán)使用有巨大的進(jìn)步，但它仍然需要復(fù)雜的設(shè)備進(jìn)行燒寫，而且每次重新燒錄必須將器件從設(shè)備上拆除，內(nèi)容也必須全部抹掉重寫。 電可擦除EEPROM（Electrically erasable programmable read-only memory），和EPROM采用相似的架構(gòu)，可以在不移除設(shè)備的情況下對(duì)存儲(chǔ)內(nèi)容的全部（或部分banks）進(jìn)行電擦除和改寫。 EEPROM的存儲(chǔ)結(jié)構(gòu)是FLOTOX，它通過超薄氧化層的隧道電流使浮柵充放電，從而達(dá)到改變存貯管閾值電壓的目的。 這種結(jié)構(gòu)具有按字節(jié)擦寫，功耗低，結(jié)構(gòu)靈活及可靠性高等明顯優(yōu)點(diǎn)。 寫入EEPROM的速度（ms/bit）遠(yuǎn)低于讀取ROM或?qū)懭隦AM的速度（ns/bit）。

圖6. EEPROM存儲(chǔ)單元示意圖

EEPROM常用于單板信息的存儲(chǔ)，高密度單板上的溫度檢測(cè)芯片內(nèi)部也使用EEPROM存儲(chǔ)溫度閾值等信息。 EEPROM在應(yīng)用上的特點(diǎn)是：容量小（SDRAM的存儲(chǔ)容量一般幾百兆到幾吉比特，F(xiàn)LASH存儲(chǔ)容量一般為幾百兆，而EEPROM的存儲(chǔ)容量一般僅為幾千比特）、非易失、讀取方便（使用I2C總線）

對(duì)EEPROM的應(yīng)用重點(diǎn)應(yīng)把握兩點(diǎn)：尋址和I2C總線讀寫操作。

尋址：?控制器往往只提供一個(gè)I2C接口，而受地址引腳數(shù)目以及引腳容性負(fù)載的限制，同一條I2C總線上所連接的EEPROM器件數(shù)目有限，為連接盡可能多的EEPROM器件，可以使用I2C接口擴(kuò)展芯片；

總線操作：?I2C總線仲裁。 在SCL高電平時(shí)，通過比較SDA的邏輯狀態(tài)而完成的，即在SCL處于高電平的時(shí)間段內(nèi)，不斷讀取SDA信號(hào)線的狀態(tài)，當(dāng)發(fā)現(xiàn)SDA信號(hào)狀態(tài)線的狀態(tài)與自己驅(qū)動(dòng)邏輯狀態(tài)不同，則停止對(duì)總線的控制。

4. 閃光燈

FLASH是誕生于1984年的一種新型的EEPROM。 FLASH的內(nèi)容是以塊（Blocks）為單位擦寫的，區(qū)別于EEPROM是以字節(jié)（Byte Level）為單位擦寫的。 FLASH可以提供比傳統(tǒng)EEPROM更快的擦寫能力，并且新的架構(gòu)使FLASH具備更長的壽命（擦寫1,000,000次以上）。 FLASH常用于存儲(chǔ)控制程序代碼，如PC中的BIOS，當(dāng)BIOS需要更新的時(shí)候，F(xiàn)LASH可以以塊為單位改寫（而不是以字節(jié)為單位）。 從另一個(gè)方面來說，F(xiàn)LASH不適合充當(dāng)隨機(jī)存儲(chǔ)器（RAM），因?yàn)殡S機(jī)存儲(chǔ)器是以字節(jié)為單位尋址的。

FLASH得名于其操作特點(diǎn)，F(xiàn)LASH存儲(chǔ)單元塊在單個(gè)操作（FLASH）后即可全部擦除。 FLASH利用Fowler-Nordheim隧道效應(yīng)，通過薄介質(zhì)材料注入電子移除存儲(chǔ)單元中浮柵的電荷達(dá)到擦除FLASH內(nèi)容的目的（與EEPROM相同）。

圖7. ETOX FLASH單元（INTEL）

目前常用FLASH芯片有NOR和NAND兩種規(guī)格。 NOR FLASH誕生于1988年的INTEL，而在1989年東芝公司開發(fā)出NAND FLASH。 NAND FLASH充分利用硅片的特點(diǎn)，單IC的容量可以達(dá)到32Gb（2007年）。 大容量以及耐擦寫能力的特點(diǎn)使NAND FLASH在某些應(yīng)用（如U盤）中已取代傳統(tǒng)的磁介質(zhì)存儲(chǔ)器。 FLASH在替代傳統(tǒng)ROM應(yīng)用（僅限于那些不必要快速修改存儲(chǔ)器內(nèi)容的應(yīng)用）時(shí)也常被稱為FLASH ROM或FLASH EEPROM。 關(guān)于NAND FLASH和NOR FLASH結(jié)構(gòu)特點(diǎn)及其應(yīng)用，將在另文詳述。

隨機(jī)存儲(chǔ)器?（RAM）主要分兩種：靜態(tài)（Static）隨機(jī)存儲(chǔ)器SRAM和動(dòng)態(tài)（Dynamic）隨機(jī)存儲(chǔ)器DRAM，其下分支如圖所示。

圖8. 隨機(jī)存儲(chǔ)器RAM分類

5. SRAM

SRAM的優(yōu)點(diǎn)是只要器件不掉電，存儲(chǔ)內(nèi)容就不丟失，工作速度快。 缺點(diǎn)是集成度低、功耗大、價(jià)格高。 SRAM存儲(chǔ)單元的結(jié)構(gòu)有別于其它存儲(chǔ)器，四晶體管或六晶體管的結(jié)構(gòu)然SRAM在不掉電的情況下可以無限長時(shí)間內(nèi)保存數(shù)據(jù)（無需刷新）。 六晶體管結(jié)構(gòu)SRAM（6T Cell）的結(jié)構(gòu)如圖所示：

圖9. SRAM存儲(chǔ)單元結(jié)構(gòu)圖

該結(jié)構(gòu)的SRAM每個(gè)存儲(chǔ)單元由六個(gè)MOS管組成，中間四個(gè)MOS構(gòu)成雙穩(wěn)態(tài)觸發(fā)器，兩側(cè)兩個(gè)MOS管的開關(guān)狀態(tài)由同一個(gè)選擇信號(hào)CE控制。

SRAM基本上可以分為兩類：異步SRAM（Asynchronous）和同步SRAM（Synchronous）。 異步SRAM的訪問獨(dú)立于時(shí)鐘，數(shù)據(jù)輸入和輸出都由地址的變化控制。 同步SRAM的所有訪問都在時(shí)鐘的上升/下降沿啟動(dòng)。 地址、數(shù)據(jù)輸入和其它控制信號(hào)均于時(shí)鐘信號(hào)相關(guān)。

在功能上，SRAM可分為ZBT SRAM、DDR SRAM、QDR SRAM等。

ZBT SRAM：?Zero Bus Turnaround 零翻轉(zhuǎn)SRAM。 對(duì)于普通SRAM而言，由于讀操作和寫操作驅(qū)動(dòng)方不同，當(dāng)出現(xiàn)類似寫-讀-寫操作時(shí)，相鄰操作之間需插入一個(gè)空閑周期以便切換驅(qū)動(dòng)方。 在讀寫操作切換頻繁的應(yīng)用中，這種空閑周期將嚴(yán)重地影響存儲(chǔ)性能。 對(duì)于ZBT SRAM，在讀寫操作之間不存在空閑周期，即讀寫操作可無縫連接，從而提高了存儲(chǔ)性能；

QDR/DDR SRAM：?SRAM主要應(yīng)用于高速緩存，是決定整個(gè)系統(tǒng)性能的關(guān)鍵部分。 然而，ZBT SRAM的運(yùn)行頻率無法超過200MHz，隨著系統(tǒng)的升級(jí)，ZBT SRAM已無法滿足更高性能系統(tǒng)的要求，由此又誕生了QDR/DDR SRAM（升級(jí)后分別QDR II/DDR II SRAM），其中DDR II SRAM又分為CIO（Common IO）和SIO（Separated IO）兩大類。 QDR是指四倍數(shù)據(jù)速率（Quad Data Rate），DDR的雙倍數(shù)據(jù)速率是通過雙邊沿對(duì)數(shù)據(jù)采樣實(shí)現(xiàn)的，QDR的數(shù)據(jù)采樣同樣基于雙邊沿，且進(jìn)一步將數(shù)據(jù)的讀端口和寫端口分開，利用同一組地址和控制信號(hào)實(shí)現(xiàn)對(duì)這兩個(gè)端口的訪問，輸入輸出同時(shí)進(jìn)行，從而實(shí)現(xiàn)四倍數(shù)據(jù)速率的同時(shí)，消除了讀寫操作之間的空閑周期，提高了存儲(chǔ)效率。

表2. QDRII+相對(duì)于QDR II技術(shù)的改進(jìn)

QDR和QDR II SRAM的高帶寬低延遲特性使它非常適合充當(dāng)隊(duì)列管理和流量管理的控制存儲(chǔ)器； 另一個(gè)應(yīng)用是信用和包統(tǒng)計(jì)（billing and packet statistics），在這種應(yīng)用中每個(gè)數(shù)據(jù)包在內(nèi)存中被讀取，遞增，然后重寫寫入至存儲(chǔ)器。 高帶寬、低延遲和讀寫概率接近1:1的特點(diǎn)使得SRAM是這種應(yīng)用的理想選擇。

6. 內(nèi)存

DRAM結(jié)構(gòu)簡單，功耗低，集成度高，但需要不斷刷新內(nèi)部存儲(chǔ)的內(nèi)容。 DRAM每個(gè)存儲(chǔ)單元由一個(gè)MOS管及其寄生電容構(gòu)成，由于數(shù)據(jù)信號(hào)的狀態(tài)由電容的電荷量決定，因此每隔一段時(shí)間需對(duì)電容做一次充放電的刷新操作。

圖10. DRAM存儲(chǔ)單元結(jié)構(gòu)圖

常用的DRAM可進(jìn)一步分為SDRAM（Synchronous）、DDR SDRAM、DDR2 SDRAM、DDR3 SDRAM等。 SDRAM即同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器，同步指存儲(chǔ)器的工作需要參考時(shí)鐘。 對(duì)于同步存儲(chǔ)器件，有三個(gè)與工作速率相關(guān)的重要指標(biāo)：內(nèi)核工作頻率，時(shí)鐘頻率和數(shù)據(jù)傳輸速率。

DDR SDRAM：?與SDRAM的基本結(jié)構(gòu)是相似的，最根本的區(qū)別在于DDR SDRAM支持在一個(gè)時(shí)鐘周期內(nèi)傳輸兩次數(shù)據(jù)。 DDR SDRAM采用2倍預(yù)取架構(gòu)，即芯片內(nèi)部能以兩倍于時(shí)鐘運(yùn)行的速率預(yù)取數(shù)據(jù)，從而使得芯片內(nèi)核工作頻率僅為外部數(shù)據(jù)傳輸率的一半。 SDRAM采用1倍預(yù)取架構(gòu)，即芯片內(nèi)核工作速率與外部數(shù)據(jù)傳輸速率相同。

內(nèi)核工作頻率頻率越高，芯片工藝越復(fù)雜，基于這種工藝的限制，不可能快速地提高芯片內(nèi)核工作速率。 在相同的內(nèi)核工作速率下，DDR SDRAM的外部數(shù)據(jù)傳輸速率為SDRAM的兩倍，從而提高了存儲(chǔ)器的傳輸效率。

圖11. SDRAM數(shù)據(jù)傳輸速率

DDR2 SDRAM：?數(shù)據(jù)預(yù)取能力為4，即芯片內(nèi)核工作頻率僅需要為外部數(shù)據(jù)傳輸率的1/4。 另外DDR2相對(duì)于上一代DDR SDRAM技術(shù)上的更新還有片上端接技術(shù)（ODT）、Post CAS以及功耗和封裝。

DDR3 SDRAM：?8倍數(shù)據(jù)預(yù)讀取能力。 工作電壓1.5V，相對(duì)于DDR2 SDRAM的1.8V和DDR SDRAM的2.5V有進(jìn)一步的降低，同時(shí)外部數(shù)據(jù)速率提高1600Mbps。 關(guān)于不同代際DDRx SDRAM的區(qū)別，將在另文詳述。

RLDRAM/RLDRAM II：?Reduced Latency DRAM，用于網(wǎng)絡(luò)和緩存等對(duì)于低延遲要求的場(chǎng)合。 在DDR SDRAM中，存儲(chǔ)模塊分成4個(gè)Banks； 而在RLDRAM中存儲(chǔ)模塊會(huì)分成8個(gè)更小的Banks，因此減小了地址和數(shù)據(jù)線上的寄生電容，可以更快地隨機(jī)讀取而不產(chǎn)生錯(cuò)誤。 幾乎所有的DRAM都復(fù)用行列地址信號(hào)線，RLDRAM的行列地址線是分開的，以增加管腳數(shù)目為代價(jià)提高總線讀取速度。 RLDRAM工作在更高的時(shí)鐘頻率，接口采用1.8V HSTL，同樣使用DDR的數(shù)據(jù)傳輸方式。 RLDRAM II改進(jìn)有ODT、更新的PLL可以允許更高的系統(tǒng)時(shí)鐘、更高容量和更寬的數(shù)據(jù)寬度。

不同類型的RAM的選擇需要綜合考慮帶寬、容量、延遲、功耗和成本等因素。

表3. 存儲(chǔ)器選型/特點(diǎn)

表4. 不同存儲(chǔ)技術(shù)對(duì)比

審核編輯：湯梓紅