詳解SDR SDRAM驅(qū)動(dòng)設(shè)計(jì)

? ? 大俠好，歡迎來到FPGA技術(shù)江湖，江湖偌大，相見即是緣分。大俠可以關(guān)注FPGA技術(shù)江湖，在“闖蕩江湖”、"行俠仗義"欄里獲取其他感興趣的資源，或者一起煮酒言歡。 ?

本系列將帶來FPGA的系統(tǒng)性學(xué)習(xí)，從最基本的數(shù)字電路基礎(chǔ)開始，最詳細(xì)操作步驟，最直白的言語描述，手把手的“傻瓜式”講解，讓電子、信息、通信類專業(yè)學(xué)生、初入職場小白及打算進(jìn)階提升的職業(yè)開發(fā)者都可以有系統(tǒng)性學(xué)習(xí)的機(jī)會(huì)。

系統(tǒng)性的掌握技術(shù)開發(fā)以及相關(guān)要求，對(duì)個(gè)人就業(yè)以及職業(yè)發(fā)展都有著潛在的幫助，希望對(duì)大家有所幫助。后續(xù)會(huì)陸續(xù)更新 Xilinx 的 Vivado、ISE 及相關(guān)操作軟件的開發(fā)的相關(guān)內(nèi)容，學(xué)習(xí)FPGA設(shè)計(jì)方法及設(shè)計(jì)思想的同時(shí)，實(shí)操結(jié)合各類操作軟件，會(huì)讓你在技術(shù)學(xué)習(xí)道路上無比的順暢，告別技術(shù)學(xué)習(xí)小BUG卡破腦殼，告別目前忽悠性的培訓(xùn)誘導(dǎo)，真正的去學(xué)習(xí)去實(shí)戰(zhàn)應(yīng)用，這種快樂試試你就會(huì)懂的。話不多說，上貨。

高級(jí)設(shè)計(jì)：SDR SDRAM 驅(qū)動(dòng)設(shè)計(jì)

本篇實(shí)現(xiàn)基于叁芯智能科技的SANXIN -B01 FPGA開發(fā)板，以下為配套的教程，如有入手開發(fā)板，可以登錄官方淘寶店購買，還有配套的學(xué)習(xí)視頻。

本系列的技術(shù)文檔、源工程代碼可以登錄叁芯智能科技官方技術(shù)論壇下載。

隨機(jī)訪問存儲(chǔ)器（RAM）分為靜態(tài)RAM（SRAM）和動(dòng)態(tài)RAM（DRAM）。由于動(dòng)態(tài)存儲(chǔ)器存儲(chǔ)單元的結(jié)構(gòu)非常簡單，所以它能達(dá)到的集成度遠(yuǎn)高于靜態(tài)存儲(chǔ)器。但是動(dòng)態(tài)存儲(chǔ)器的存取速度不如靜態(tài)存儲(chǔ)器快。

RAM的動(dòng)態(tài)存儲(chǔ)單元是利用電容可以存儲(chǔ)電荷的原理制成的。由于存儲(chǔ)單元的機(jī)構(gòu)能夠做得很簡單，所以在大容量、高集成度的RAM中得到了普遍的應(yīng)用。但是由于電容的容量很小，而漏電流又不可能絕對(duì)等于零，所以電荷保存的時(shí)間有限。為了及時(shí)補(bǔ)充漏掉的電荷以避免存儲(chǔ)的信號(hào)丟失，必須定時(shí)地給電容補(bǔ)充電荷，通常將這種操作稱為刷新。

行列地址線被選中后，數(shù)據(jù)線（data_bit）直接和電容相連接。當(dāng)寫入時(shí)，數(shù)據(jù)線給電容充放電；讀取時(shí)，電容將數(shù)據(jù)線拉高或者置低。

SDRAM 的全稱即同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器（Synchronous Dynamic Random Access Memory）；這里的同步是指其時(shí)鐘頻率與對(duì)應(yīng)控制器的系統(tǒng)時(shí)鐘頻率相同，并且內(nèi)部命令的發(fā)送與數(shù)據(jù)傳輸都是以該時(shí)鐘為基準(zhǔn)；動(dòng)態(tài)是指存儲(chǔ)陣列需要不斷的刷新來保證數(shù)據(jù)不丟失。

SDR SDRAM中的SDR是指單數(shù)據(jù)速率，即每一根數(shù)據(jù)線上，每個(gè)時(shí)鐘只傳輸一個(gè)bit的數(shù)據(jù)。SDR SDRAM的時(shí)鐘頻率可以達(dá)到100MHz以上，按照100MHz的速率計(jì)算，一片16位數(shù)據(jù)寬度的SDR SDRAM的讀寫數(shù)據(jù)帶寬可以達(dá)到1.6Gbit/s。

SANXIN – B01的開發(fā)板上有一個(gè)容量為256Mbit（16M x 16bit）的SDR SDRAM（H57V2562GTR）。其內(nèi)部存儲(chǔ)時(shí)，分為了4個(gè)獨(dú)立的區(qū)域（BANK），每個(gè)bank為4Mx16bit的存儲(chǔ)空間；每個(gè)bank在存儲(chǔ)時(shí)，按照二維的方式進(jìn)行存儲(chǔ)，利用行列來進(jìn)行確定，有8192行（13bit地址線），有512列（9bit地址線），8192 x 512為4M的存儲(chǔ)量。

在進(jìn)行指定某個(gè)地址時(shí)，共需要2位bank地址，13位行地址，9位列地址，合計(jì)共24位地址。但是在SDR SDRAM的指定某個(gè)地址時(shí)，行地址和列地址不是同時(shí)給出，SDR SDRAM采用行列地址線復(fù)用，所以地址線合計(jì)為2（bank 地址）+13（行、列地址復(fù)用）。

SDR SDRAM需要時(shí)鐘端和時(shí)鐘使能端。SDR SDRAM所有的操作都依靠于此時(shí)鐘；當(dāng)時(shí)鐘使能端無效時(shí)，SDR SDRAM自動(dòng)忽略時(shí)鐘上升沿。

SDR SDRAM擁有四個(gè)命令控制線，分別為CS、RAS、CAS、WE。組成的命令表如下：

在寫入數(shù)據(jù)時(shí)，有時(shí)會(huì)出現(xiàn)不想對(duì)某8bit進(jìn)行寫入，就可以采用DQM進(jìn)行控制。

SDR SDRAM的內(nèi)部機(jī)構(gòu)為：

由于SDR SDRAM為DRAM，內(nèi)部的存儲(chǔ)都是靠電容進(jìn)行保存數(shù)據(jù)，電容的保持?jǐn)?shù)據(jù)的時(shí)間為64ms，SDR SDRAM每次只能夠刷新一行，為了不丟失任何數(shù)據(jù)，所以要保證64ms內(nèi)，將所有的行都要刷新一遍。

SDR SDRAM支持讀寫的長度為1、2、4、8和一行（整頁）。

具體的SDR SDRAM的介紹可以查看手冊。下面只介紹幾個(gè)相對(duì)重要的時(shí)序圖。

在SDR SDRAM正常使用之前，需要進(jìn)行初始化。初始化的時(shí)序圖如下：

在PRECHARGE時(shí)，A10為高，表示選中所有的bank；A10為低，表示選中BA0、BA1所指定的bank。初始化中，A10置高。

在LOAD MOOE REGISTER中，采用地址線進(jìn)行配置模式寄存器。說明如下：

在模式配置中，利用CL（CAS Latency）表示列選通潛伏期，利用BL（Burst Length）表示突發(fā)長度。

SDR SDRAM中有內(nèi)部的刷新控制器和刷新的行計(jì)數(shù)器，外部控制器只需要保證在64ms之內(nèi)進(jìn)行8192次刷新即可。

在進(jìn)行PRECHARGE時(shí)，A10要為高電平。

SDR SDRAM中，我們可以在任意位置進(jìn)行寫入。寫入的時(shí)序圖如下：

SDR SDRAM中，我們可以在任意位置進(jìn)行讀出。讀出的時(shí)序圖如下：

在各個(gè)時(shí)序中的時(shí)序參數(shù)如下：

設(shè)計(jì)要求

設(shè)計(jì)一個(gè)突發(fā)長度為2，列選通潛伏期為2的SDR SDRAM的控制器。

設(shè)計(jì)分析

該控制器共有四部分功能，初始化、刷新、寫和讀。四部分的執(zhí)行控制采用一個(gè)模塊來控制。

SDR SDRAM必須要進(jìn)行初始化，初始化只用執(zhí)行一次。然后啟動(dòng)一個(gè)計(jì)時(shí)器，等計(jì)時(shí)器達(dá)到后，進(jìn)行刷新。在刷新的間隔中，根據(jù)讀寫的要求進(jìn)行讀寫。

四個(gè)模塊都會(huì)對(duì)SDR SDRAM的命令線和地址線進(jìn)行控制，所以輸出時(shí)，采用多路選擇器對(duì)齊進(jìn)行選擇輸出。

四個(gè)模塊按照對(duì)應(yīng)的時(shí)序圖進(jìn)行編寫代碼即可。

架構(gòu)設(shè)計(jì)和信號(hào)說明

該控制器命名為sdr_drive。

pll_sdr（鎖相環(huán)模塊）：產(chǎn)生驅(qū)動(dòng)所需要的100MHz的時(shí)鐘（0度相位）、SDR SDRAM所需要的100MHz的時(shí)鐘（270度相位）、以及PLL鎖定信號(hào)當(dāng)作系統(tǒng)復(fù)位使用。

timer（刷新計(jì)時(shí)器）：當(dāng)啟動(dòng)計(jì)時(shí)器后，開始計(jì)時(shí)，當(dāng)計(jì)時(shí)到規(guī)定時(shí)間后，輸出刷新請求，計(jì)數(shù)器直接清零計(jì)數(shù)計(jì)數(shù)。當(dāng)控制器響應(yīng)后，輸出清除信號(hào)后，刷新請求拉低。

refresh（刷新模塊）、init（初始化模塊）、sdr_write（寫模塊）、sdr_read（讀模塊）：當(dāng)啟動(dòng)模塊后，按照規(guī)定的時(shí)序進(jìn)行輸出即可，然后輸出完成信號(hào)。

sdr_ctrl（控制模塊）：控制各個(gè)模塊協(xié)調(diào)工作。

mux4_1（四選一多路選擇器模塊）：選擇對(duì)應(yīng)的bus總線作為輸出。

*_bus的組成為：高四位為sdr_cs_n、sdr_ras_n、sdr_cas_n、sdr_we_n。然后是bank的兩位，后續(xù)為13位的sdr_addr。

sdr_drive_head聲明

將驅(qū)動(dòng)中用到各種參數(shù)定義在該文件中。

`define???????SDR_ADDR_WIDTH????????????????????13`define       SDR_COL_ADDR_WIDTH                9`define       SDR_REFRESH_TIME                  64_000_000
`define       ADDR_WIDTH   2 + `SDR_ADDR_WIDTH + `SDR_COL_ADDR_WIDTH`define       BUS_WIDTH    4 + 2 + `SDR_ADDR_WIDTH
`define       CMD_INH                           4'b1000`define       NOP                               4'b0111`define       ACT                               4'b0011`define       RD                                4'b0101`define       WR                                4'b0100`define       BT                                4'b0110`define       PREC                              4'b0010`define       REFR                              4'b0001`define       LMR                               4'b0000
`define       PU_DELAY                          20_000`define       Trp                               3`define       Trfc                              7`define       Tmrd                              3`define       Trcd                              3`define       Twr                               3`define       Tcl                               2
`define       CODE                             13'b000_0_00_010_0_001`define     REFRESH_TIME  (`SDR_REFRESH_TIME/(2**`SDR_ADDR_WIDTH))/10

pll_sdr設(shè)計(jì)實(shí)現(xiàn)

該模塊為IP core，輸出0相位的100MHz（系統(tǒng)時(shí)鐘）和270相位的100MHz（SDR的時(shí)鐘）。系統(tǒng)設(shè)計(jì)中，信號(hào)在上升沿輸出；對(duì)于外部器件（相位調(diào)整為270），能夠較好的滿足建立和保持時(shí)間。

init設(shè)計(jì)實(shí)現(xiàn)

該模塊負(fù)責(zé)將SDR SDRAM進(jìn)行初始化。上電延遲（PU_DELAY）設(shè)置為200us；預(yù)充電時(shí)間（Trp）設(shè)置為3個(gè)時(shí)鐘周期（30ns）；自刷新時(shí)間（Trfc）設(shè)置為7個(gè)時(shí)鐘周期（70ns）；模式寄存器應(yīng)用時(shí)間（Tmrd）設(shè)置為3個(gè)時(shí)鐘周期（30ns）；突發(fā)長度為2；列選通潛伏期為3。

按照對(duì)應(yīng)的初始化的時(shí)序圖，做出如下設(shè)計(jì)。

本模塊采用狀態(tài)機(jī)的方式設(shè)計(jì)實(shí)現(xiàn)。

設(shè)計(jì)代碼為：

`include "../rtl/sdr_drive_head.v"
module init (
  input     wire                                  clk,  input     wire                                  rst_n,
  input     wire                                  init_en,  output    reg                                   init_done,
  output    wire        [`BUS_WIDTH - 1 : 0]      init_bus);
  localparam      IDLE              =             7'b000_0001;  localparam      PUD               =             7'b000_0010;  localparam      PRECHARGE         =             7'b000_0100;  localparam      AUTOREFR1         =             7'b000_1000;  localparam      AUTOREFR2         =             7'b001_0000;  localparam      LMR_STATE         =             7'b010_0000;  localparam      INITDONE          =             7'b100_0000;
  reg                   [6:0]                     c_state;  reg                   [6:0]                     n_state;  wire                  [1:0]                     sdr_bank;  reg                   [3:0]                     sdr_cmd;  reg                   [`SDR_ADDR_WIDTH - 1 : 0] sdr_addr;  reg                   [14:0]                    cnt;                    
  assign sdr_bank = 2'b00;  assign init_bus = {sdr_cmd,sdr_bank,sdr_addr};
  always @ (posedge clk, negedge rst_n) begin    if (rst_n == 1'b0)      c_state <= IDLE;    else      c_state <= n_state;  end
  always @ * begin    case (c_state)      IDLE        :     begin        if (init_en == 1'b1)          n_state = PUD;        else          n_state = IDLE;      end
      PUD         :     begin        if (cnt == `PU_DELAY - 1'b1)          n_state = PRECHARGE;        else          n_state = PUD;      end
      PRECHARGE   :     begin        if (cnt == `Trp - 1'b1)          n_state = AUTOREFR1;        else          n_state = PRECHARGE;      end
      AUTOREFR1   :     begin        if (cnt == `Trfc - 1'b1)          n_state = AUTOREFR2;        else            n_state = AUTOREFR1;      end
      AUTOREFR2   :     begin        if (cnt == `Trfc - 1'b1)          n_state = LMR_STATE;        else            n_state = AUTOREFR2;      end
      LMR_STATE   :     begin        if (cnt == `Tmrd - 1'b1)          n_state = INITDONE;        else          n_state = LMR_STATE;      end
      INITDONE    :     begin        n_state = INITDONE;      end
      default     :   n_state = IDLE;    endcase  end
  always @ (posedge clk, negedge rst_n) begin    if (rst_n == 1'b0)      sdr_cmd <= `NOP;    else      case (c_state)        IDLE        :   sdr_cmd <= `NOP;        PUD         :   begin          if (cnt == `PU_DELAY - 1'b1)            sdr_cmd <= `PREC;          else            sdr_cmd <= `NOP;        end        PRECHARGE   :   begin          if (cnt == `Trp - 1'b1)            sdr_cmd <= `REFR;          else            sdr_cmd <= `NOP;        end        AUTOREFR1   :   begin          if (cnt == `Trfc - 1'b1)            sdr_cmd <= `REFR;          else            sdr_cmd <= `NOP;        end        AUTOREFR2   :   begin          if (cnt == `Trfc - 1'b1)            sdr_cmd <= `LMR;          else            sdr_cmd <= `NOP;        end        LMR_STATE   :   sdr_cmd <= `NOP;        INITDONE    :   sdr_cmd <= `NOP;        default     :   sdr_cmd <= `NOP;      endcase  end
  always @ (posedge clk, negedge rst_n) begin    if (rst_n == 1'b0)      cnt <= 15'd0;    else      case (c_state)        IDLE        :   cnt <= 16'd0;        PUD         :   begin          if (cnt < `PU_DELAY - 1'b1)            cnt <= cnt + 1'b1;          else            cnt <= 16'd0;        end
        PRECHARGE    :   begin          if (cnt < `Trp - 1'b1)            cnt <= cnt + 1'b1;          else            cnt <= 16'd0;        end        AUTOREFR1    :   begin          if (cnt < `Trfc - 1'b1)            cnt <= cnt + 1'b1;          else            cnt <= 16'd0;        end        AUTOREFR2    :   begin          if (cnt < `Trfc - 1'b1)            cnt <= cnt + 1'b1;          else            cnt <= 16'd0;        end        LMR_STATE    :   begin          if (cnt < `Tmrd - 1'b1)            cnt <= cnt + 1'b1;          else            cnt <= 16'd0;        end        INITDONE    :   cnt <= 16'd0;        default     :   cnt <= 16'd0;      endcase  end
  always @ (posedge clk, negedge rst_n) begin    if (rst_n == 1'b0)      init_done <= 1'b0;    else      if (c_state == LMR_STATE && cnt == `Tmrd - 1'b1)        init_done <= 1'b1;      else        init_done <= 1'b0;  end
  always @ (posedge clk, negedge rst_n) begin    if (rst_n == 1'b0)      sdr_addr <= 0;    else      if (c_state == PUD && cnt == `PU_DELAY - 1'b1)        sdr_addr[10] <= 1'b1;      else        if (c_state == AUTOREFR2 && cnt == `Trfc - 1'b1)          sdr_addr <= `CODE;        else          sdr_addr <= 0;  end
endmodule

timer設(shè)計(jì)實(shí)現(xiàn)

SDR SDRAM內(nèi)部構(gòu)造為DRAM，需要不間斷的刷新，要求64ms刷新一遍。每次刷新為一行，開發(fā)板上的SDR SDRAM共有8192行，平均需要7812.5ns刷新一次，我們選擇7810刷新一次。

到達(dá)規(guī)定的刷新時(shí)間時(shí)，控制器有可能正在進(jìn)行其他的操作。在設(shè)計(jì)時(shí)，達(dá)到時(shí)間后，發(fā)出刷新請求，當(dāng)外部執(zhí)行刷新后，將次請求清除。發(fā)出刷新請求的同時(shí)，計(jì)數(shù)器重新歸零計(jì)數(shù)。

`include "../rtl/sdr_drive_head.v"
module timer (
  input   wire                    clk,  input   wire                    rst_n,
  input   wire                    time_en,  input   wire                    req_clr,
  output  reg                     refresh_req);
  reg               [9:0]         cnt;
  always @ (posedge clk, negedge rst_n) begin    if (rst_n == 1'b0)      cnt <= 10'd0;    else      if (time_en == 1'b1 && cnt < `REFRESH_TIME - 1'b1)        cnt <= cnt + 1'b1;      else          cnt <= 10'd0;  end
  always @ (posedge clk, negedge rst_n) begin    if (rst_n == 1'b0)      refresh_req <= 1'b0;    else      if (cnt == `REFRESH_TIME - 1'b1)        refresh_req <= 1'b1;      else        if (req_clr == 1'b1)          refresh_req <= 1'b0;        else          refresh_req <= refresh_req;  end
endmodule

refresh設(shè)計(jì)實(shí)現(xiàn)

該模塊負(fù)責(zé)刷新，按照對(duì)應(yīng)的時(shí)序圖進(jìn)行控制即可。

該模塊利用狀態(tài)機(jī)的方式實(shí)現(xiàn)。狀態(tài)轉(zhuǎn)移圖如下：

設(shè)計(jì)代碼為：

`include "../rtl/sdr_drive_head.v"
module refresh (
  input     wire                                  clk,  input     wire                                  rst_n,
  input     wire                                  refresh_en,  output    reg                                   refresh_done,
  output    wire        [`BUS_WIDTH - 1 : 0]      refresh_bus);
  localparam      IDLE              =             5'b0_0001;  localparam      PRECHARGE         =             5'b0_0010;  localparam      AUTOREFR1         =             5'b0_0100;  localparam      AUTOREFR2         =             5'b0_1000;  localparam      REFRDONE          =             5'b1_0000;
  reg                   [4:0]                     c_state;  reg                   [4:0]                     n_state;  wire                  [1:0]                     sdr_bank;  reg                   [3:0]                     sdr_cmd;  reg                   [`SDR_ADDR_WIDTH - 1 : 0] sdr_addr;  reg                   [3:0]                     cnt;                    
  assign sdr_bank = 2'b00;  assign refresh_bus = {sdr_cmd,sdr_bank,sdr_addr};
  always @ (posedge clk, negedge rst_n) begin    if (rst_n == 1'b0)      c_state <= IDLE;    else      c_state <= n_state;  end
  always @ * begin    case (c_state)      IDLE        :     begin        if (refresh_en == 1'b1)          n_state = PRECHARGE;        else          n_state = IDLE;      end
      PRECHARGE   :     begin        if (cnt == `Trp - 1'b1)          n_state = AUTOREFR1;        else          n_state = PRECHARGE;      end
      AUTOREFR1   :     begin        if (cnt == `Trfc - 1'b1)          n_state = AUTOREFR2;        else            n_state = AUTOREFR1;      end
      AUTOREFR2   :     begin        if (cnt == `Trfc - 1'b1)          n_state = REFRDONE;        else            n_state = AUTOREFR2;      end
      REFRDONE    :     begin        n_state = IDLE;      end
      default     :   n_state = IDLE;    endcase  end
  always @ (posedge clk, negedge rst_n) begin    if (rst_n == 1'b0)      sdr_cmd <= `NOP;    else      case (c_state)        IDLE        :   begin          if (refresh_en == 1'b1)            sdr_cmd <= `PREC;          else            sdr_cmd <= `NOP;        end        PRECHARGE   :   begin          if (cnt == `Trp - 1'b1)            sdr_cmd <= `REFR;          else            sdr_cmd <= `NOP;        end        AUTOREFR1   :   begin          if (cnt == `Trfc - 1'b1)            sdr_cmd <= `REFR;          else            sdr_cmd <= `NOP;        end        AUTOREFR2   :   sdr_cmd <= `NOP;
        REFRDONE    :   sdr_cmd <= `NOP;        default     :   sdr_cmd <= `NOP;      endcase  end
  always @ (posedge clk, negedge rst_n) begin    if (rst_n == 1'b0)      cnt <= 4'd0;    else      case (c_state)        IDLE        :   cnt <= 4'd0;
        PRECHARGE    :   begin          if (cnt < `Trp - 1'b1)            cnt <= cnt + 1'b1;          else            cnt <= 4'd0;        end        AUTOREFR1    :   begin          if (cnt < `Trfc - 1'b1)            cnt <= cnt + 1'b1;          else            cnt <= 4'd0;        end        AUTOREFR2    :   begin          if (cnt < `Trfc - 1'b1)            cnt <= cnt + 1'b1;          else            cnt <= 4'd0;        end        REFRDONE    :   cnt <= 4'd0;        default     :   cnt <= 4'd0;      endcase  end
  always @ (posedge clk, negedge rst_n) begin    if (rst_n == 1'b0)      refresh_done <= 1'b0;    else      if (c_state == AUTOREFR2 && cnt == `Trfc - 1'b1)        refresh_done <= 1'b1;      else        refresh_done <= 1'b0;  end
  always @ (posedge clk, negedge rst_n) begin    if (rst_n == 1'b0)      sdr_addr <= 0;    else      if (c_state == IDLE && refresh_en == 1'b1)        sdr_addr[10] <= 1'b1;      else        sdr_addr <= 0;  end
endmodule

sdr_write設(shè)計(jì)實(shí)現(xiàn)

該模塊負(fù)責(zé)將外部的數(shù)據(jù)寫入到規(guī)定的地址中去。在SDR SDRAM中，每操作（讀寫）一次，都會(huì)引起該存儲(chǔ)位的漏電，每次結(jié)束時(shí)，可以進(jìn)行預(yù)充電。SDR SDRAM提供了自動(dòng)預(yù)充電的機(jī)制，在讀寫命令時(shí)，sdr_addr[10]=1，即可自動(dòng)預(yù)充電。在設(shè)計(jì)時(shí)，應(yīng)該要為自動(dòng)預(yù)充電預(yù)留出足夠的時(shí)間。

根據(jù)對(duì)應(yīng)的寫入時(shí)序圖，利用狀態(tài)機(jī)完成此設(shè)計(jì)。

設(shè)計(jì)代碼如下：

`include "../rtl/sdr_drive_head.v"
module sdr_write (
  input     wire                            clk,  input     wire                            rst_n,
  input     wire                            write_en,  input     wire  [`ADDR_WIDTH - 1 : 0]     wr_addr,  input     wire  [31:0]                    wr_data,
  output    reg   [15:0]                    odq,  output    wire  [`BUS_WIDTH - 1 : 0]      wr_bus,  output    reg                             wr_done);
  localparam    IDLE            =           4'b0001;  localparam    ACT_STATE       =           4'b0010;  localparam    WR1             =           4'b0100;  localparam    WR2             =           4'b1000;
  reg                   [3:0]                     c_state;  reg                   [3:0]                     n_state;  wire                  [1:0]                     sdr_bank;  reg                   [3:0]                     sdr_cmd;  reg                   [`SDR_ADDR_WIDTH - 1 : 0] sdr_addr;  reg                   [14:0]                    cnt;                    
  assign sdr_bank = wr_addr[23:22];  assign wr_bus = {sdr_cmd,sdr_bank,sdr_addr};
  always @ (posedge clk, negedge rst_n) begin    if (rst_n == 1'b0)      c_state <= IDLE;    else      c_state <= n_state;  end
  always @ * begin    case (c_state)      IDLE        :   begin        if (write_en == 1'b1)          n_state = ACT_STATE;        else          n_state = IDLE;      end
      ACT_STATE   :   begin        if (cnt == `Trcd - 1'b1)          n_state = WR1;        else          n_state = ACT_STATE;      end
      WR1         :    n_state = WR2;
      WR2         :   begin        if (cnt == `Twr + `Trp - 1'b1)          n_state = IDLE;        else          n_state = WR2;      end
      default     :   n_state = IDLE;    endcase  end
  always @ (posedge clk, negedge rst_n) begin    if (rst_n == 1'b0)      sdr_cmd <= `NOP;    else      if (c_state == IDLE && write_en == 1'b1)        sdr_cmd <= `ACT;      else        if (c_state == ACT_STATE && cnt == `Trcd - 1'b1)          sdr_cmd <= `WR;        else          sdr_cmd <= `NOP;  end
  always @ (posedge clk, negedge rst_n) begin    if (rst_n == 1'b0)      sdr_addr <= 0;    else      if (c_state == IDLE && write_en == 1'b1)        sdr_addr <= wr_addr[21:9];      else        if (c_state == ACT_STATE && cnt == `Trcd - 1'b1) begin          sdr_addr[10] <= 1'b1;          sdr_addr[8:0] <= wr_addr[8:0];        end        else          sdr_addr <= 0;  end
  always @ (posedge clk, negedge rst_n) begin    if (rst_n == 1'b0)      cnt <= 4'd0;    else      if (c_state == ACT_STATE && cnt < `Trcd - 1'b1)        cnt <= cnt + 1'b1;      else        if (c_state == WR2 && cnt < `Twr + `Trp - 1'b1)          cnt <= cnt + 1'b1;        else          cnt <= 4'd0;  end
  always @ (posedge clk, negedge rst_n) begin    if (rst_n == 1'b0)      odq <= 16'd0;    else      if (c_state == ACT_STATE && cnt == `Trcd - 1'b1)        odq <= wr_data[15:0];      else        if (c_state == WR1)          odq <= wr_data[31:16];        else          odq <= 16'd0;  end
  always @ (posedge clk, negedge rst_n) begin    if (rst_n == 1'b0)      wr_done <= 1'b0;    else      if (c_state == WR2 && cnt < `Twr + `Trp - 1'b1)        wr_done <= 1'b1;      else        wr_done <= 1'b0;  end
endmodule

sdr_read設(shè)計(jì)實(shí)現(xiàn)

該模塊負(fù)責(zé)從指定的地址中，將數(shù)據(jù)讀出。

按照對(duì)應(yīng)的讀時(shí)序圖即可實(shí)現(xiàn)功能，本模塊采用狀態(tài)機(jī)方式實(shí)現(xiàn)，狀態(tài)轉(zhuǎn)移圖如下：

設(shè)計(jì)代碼為：

module sdr_read (
  input   wire                              clk,  input   wire                              rst_n,
  input   wire                              read_en,  input   wire    [`ADDR_WIDTH - 1 : 0]     rd_addr,
  input   wire    [15:0]                    sdr_dq,
  output  reg     [31:0]                    rd_data,  output  reg                               rd_done,
  output  wire    [`BUS_WIDTH - 1 : 0]      rd_bus);
  localparam    IDLE            =           5'b00001;  localparam    ACT_STATE       =           5'b00010;  localparam    READ_STATE      =           5'b00100;  localparam    RD1             =           5'b01000;  localparam    RD2             =           5'b10000;
  reg                   [4:0]                     c_state;  reg                   [4:0]                     n_state;  wire                  [1:0]                     sdr_bank;  reg                   [3:0]                     sdr_cmd;  reg                   [`SDR_ADDR_WIDTH - 1 : 0] sdr_addr;  reg                   [3:0]                     cnt;                    
  assign sdr_bank = rd_addr[23:22];  assign rd_bus = {sdr_cmd,sdr_bank,sdr_addr};
  always @ (posedge clk, negedge rst_n) begin    if (rst_n == 1'b0)      c_state <= IDLE;    else      c_state <= n_state;  end
  always @ * begin    case (c_state)      IDLE        :   begin        if (read_en == 1'b1)          n_state = ACT_STATE;        else          n_state = IDLE;      end
      ACT_STATE   :   begin        if (cnt == `Trcd - 1'b1)          n_state = READ_STATE;        else          n_state = ACT_STATE;      end
      READ_STATE  :   begin        if (cnt == `Tcl)          n_state = RD1;        else          n_state = READ_STATE;      end
      RD1         :   n_state = RD2;
      RD2         :   begin        if (cnt == `Trp - 1'b1)          n_state = IDLE;        else          n_state = RD2;      end
      default     :   n_state = IDLE;    endcase  end
  always @ (posedge clk, negedge rst_n) begin    if (rst_n == 1'b0)      sdr_cmd <= `NOP;    else      if (c_state == IDLE && read_en == 1'b1)        sdr_cmd <= `ACT;      else        if (c_state == ACT_STATE && cnt == `Trcd - 1'b1)          sdr_cmd <= `RD;        else          sdr_cmd <= `NOP;  end
  always @ (posedge clk, negedge rst_n) begin    if (rst_n == 1'b0)      sdr_addr <= 0;    else      if (c_state == IDLE && read_en == 1'b1)        sdr_addr <= rd_addr[21:9];      else        if (c_state == ACT_STATE && cnt == `Trcd - 1'b1) begin          sdr_addr[10] <= 1'b1;          sdr_addr[8:0] <= rd_addr[8:0];        end        else          sdr_addr <= 0;  end
  always @ (posedge clk, negedge rst_n) begin    if (rst_n == 1'b0)      cnt <= 4'd0;    else      case (c_state)        IDLE      :     cnt <= 4'd0;        ACT_STATE :     begin          if (cnt < `Trcd - 1'b1)            cnt <= cnt + 1'b1;          else            cnt <= 4'd0;        end        READ_STATE:     begin          if (cnt < `Tcl)            cnt <= cnt + 1'b1;          else            cnt <= 4'd0;        end
        RD1       :     cnt <= 4'd0;        RD2       :     begin          if (cnt < `Trp - 1'b1)            cnt <= cnt + 1'b1;          else            cnt <= 4'd0;        end        default   :     cnt <= 4'd0;      endcase  end
  always @ (posedge clk, negedge rst_n) begin    if (rst_n == 1'b0)      rd_data <= 32'd0;    else      if (c_state == READ_STATE && cnt == `Tcl)        rd_data[15:0] <= sdr_dq;      else        if (c_state == RD1)          rd_data[31:16] <= sdr_dq;        else          rd_data <= rd_data;  end
  always @ (posedge clk, negedge rst_n) begin    if (rst_n == 1'b0)      rd_done <= 1'b0;    else      if (c_state == RD2 && cnt < `Trp - 1'b1)        rd_done <= 1'b1;      else        rd_done <= 1'b0;  end
endmodule

mux4_1設(shè)計(jì)實(shí)現(xiàn)

該模塊負(fù)責(zé)選擇出對(duì)應(yīng)的bus，然后將對(duì)應(yīng)位作為輸出即可。

設(shè)計(jì)代碼為：

module mux4_1 (
  input   wire  [`BUS_WIDTH - 1 : 0]      init_bus,  input   wire  [`BUS_WIDTH - 1 : 0]      refresh_bus,  input   wire  [`BUS_WIDTH - 1 : 0]      wr_bus,  input   wire  [`BUS_WIDTH - 1 : 0]      rd_bus,  input   wire  [1:0]                     mux_sel,
  output  wire  [1 : 0]                   sdr_bank,  output  wire  [`ADDR_WIDTH - 1 : 0]     sdr_addr,  output  wire                            sdr_cs_n,  output  wire                            sdr_ras_n,  output  wire                            sdr_cas_n,  output  wire                            sdr_we_n);
  reg           [`BUS_WIDTH - 1 : 0]      sdr_bus;
  assign sdr_cs_n = sdr_bus[18];  assign sdr_ras_n = sdr_bus[17];  assign sdr_cas_n = sdr_bus[16];  assign sdr_we_n = sdr_bus[15];
  assign sdr_bank = sdr_bus[14:13];
  assign sdr_addr = sdr_bus[12:0];
  always @ * begin    case (mux_sel)      2'b00       :   sdr_bus = init_bus;      2'b01       :   sdr_bus = refresh_bus;      2'b10       :   sdr_bus = wr_bus;      2'b11       :   sdr_bus = rd_bus;      default     :   sdr_bus = init_bus;    endcase  end
endmodule

sdr_ctrl設(shè)計(jì)實(shí)現(xiàn)

該模塊負(fù)責(zé)調(diào)度整個(gè)控制器，利用狀態(tài)機(jī)實(shí)現(xiàn)。

設(shè)計(jì)代碼為：

`include "../rtl/sdr_drive_head.v"
module sdr_ctrl (
  input   wire                          clk,  input   wire                          rst_n,
  input   wire                          wr_en,  input   wire                          rd_en,  input   wire    [`ADDR_WIDTH - 1 : 0] addr,  input   wire    [31:0]                wdata,  output  reg     [31:0]                rdata,  output  reg                           rd_valid,
  output  wire                          sdr_busy,
  output  reg     [1:0]                 mux_sel,
  output  reg                           init_en,  input   wire                          init_done,
  output  reg                           time_en,  input   wire                          refresh_req,  output  reg                           req_clr,
  output  reg                           refresh_en,  input   wire                          refresh_done,
  output  reg                           out_en,  output  reg                           write_en,  output  reg     [`ADDR_WIDTH - 1 : 0] wr_addr,  output  reg     [31:0]                wr_data,  input   wire                          wr_done,
  output  reg                           read_en,  output  reg     [`ADDR_WIDTH - 1 : 0] rd_addr,  input   wire    [31:0]                rd_data,  input   wire                          rd_done);
  localparam      IDLE            =     6'b000_001;  localparam      INIT_STATE      =     6'b000_010;  localparam      REFRESH_STATE   =     6'b000_100;  localparam      NO_BUSY         =     6'b001_000;  localparam      WR_STATE        =     6'b010_000;  localparam      RD_STATE        =     6'b100_000;
  reg             [5:0]                 c_state;  reg             [5:0]                 n_state;  reg                                   wren;  reg                                   wren_clr;  reg                                   rden;  reg                                   rden_clr;  reg             [`ADDR_WIDTH - 1 : 0] addrr;  reg             [31:0]                wdatar;  reg                                   busy;
  assign sdr_busy = busy | rd_en | wr_en;
  always @ (posedge clk, negedge rst_n) begin    if (rst_n == 1'b0)      wren <= 1'b0;    else      if (wr_en == 1'b1)        wren <= 1'b1;      else        if (wren_clr == 1'b1)          wren <= 1'b0;        else          wren <= wren;  end
  always @ (posedge clk, negedge rst_n) begin    if (rst_n == 1'b0)      rden <= 1'b0;    else      if (rd_en == 1'b1)        rden <= 1'b1;      else        if (rden_clr == 1'b1)          rden <= 1'b0;        else          rden <= rden;  end
  always @ (posedge clk, negedge rst_n) begin    if (rst_n == 1'b0)      wdatar <= 32'd0;    else      if (wr_en == 1'b1)        wdatar <= wdata;      else        wdatar <= wdatar;  end 
  always @ (posedge clk, negedge rst_n) begin    if (rst_n == 1'b0)      addrr <= 0;    else      if (wr_en == 1'b1 || rd_en == 1'b1)        addrr <= addr;      else        addrr <= addrr;  end 
  always @ (posedge clk, negedge rst_n) begin    if (rst_n == 1'b0)      c_state <= IDLE;    else      c_state <= n_state;  end
  always @ * begin    case (c_state)      IDLE              :   n_state = INIT_STATE;
      INIT_STATE        :   begin        if (init_done == 1'b1)          n_state = REFRESH_STATE;        else          n_state = INIT_STATE;      end
      REFRESH_STATE     :   begin        if (refresh_done == 1'b1)          n_state = NO_BUSY;        else          n_state = REFRESH_STATE;      end
      NO_BUSY           :   begin        if (refresh_req == 1'b1)          n_state = REFRESH_STATE;        else          if (wren == 1'b1)            n_state = WR_STATE;          else            if (rden == 1'b1)              n_state = RD_STATE;            else              n_state = NO_BUSY;      end
      WR_STATE          :   begin        if (wr_done == 1'b1)          n_state = NO_BUSY;        else          n_state = WR_STATE;      end
      RD_STATE          :   begin        if (rd_done == 1'b1)          n_state = NO_BUSY;        else          n_state = RD_STATE;      end
      default           :   n_state = IDLE;    endcase  end
  always @ (posedge clk, negedge rst_n) begin    if (rst_n == 1'b0)      busy <= 1'b1;    else      if (c_state == NO_BUSY && wren == 1'b0 && rden == 1'b0 && refresh_req == 1'b0)        busy <= rd_en | wr_en;      else        busy <= 1'b1;  end
  always @ (posedge clk, negedge rst_n) begin    if (rst_n == 1'b0)      init_en <= 1'b0;    else      if (c_state == IDLE)        init_en <= 1'b1;      else        init_en <= 1'b0;  end
  always @ (posedge clk, negedge rst_n) begin    if (rst_n == 1'b0)      time_en <= 1'b0;    else      if (c_state == INIT_STATE && init_done == 1'b1)        time_en <= 1'b1;      else        time_en <= time_en;  end
  always @ (posedge clk, negedge rst_n) begin    if (rst_n == 1'b0)      refresh_en <= 1'b0;    else      if (c_state == INIT_STATE && init_done == 1'b1)        refresh_en <= 1'b1;      else        if (c_state == NO_BUSY && refresh_req == 1'b1)          refresh_en <= 1'b1;        else          refresh_en <= 1'b0;  end
  always @ (posedge clk, negedge rst_n) begin    if (rst_n == 1'b0)      req_clr <= 1'b0;    else      if (c_state == NO_BUSY && refresh_req == 1'b1)        req_clr <= 1'b1;      else        req_clr <= 1'b0;  end
  always @ (posedge clk, negedge rst_n) begin    if (rst_n == 1'b0)      write_en <= 1'b0;    else      if (c_state == NO_BUSY && refresh_req == 1'b0 && wren == 1'b1)        write_en <= 1'b1;     else        write_en <= 1'b0;  end
  always @ (posedge clk, negedge rst_n) begin    if (rst_n == 1'b0)      out_en <= 1'b0;    else      if (c_state == NO_BUSY && refresh_req == 1'b0 && wren == 1'b1)        out_en <= 1'b1;     else        if (c_state == WR_STATE && wr_done == 1'b1)          out_en <= 1'b0;        else          out_en <= out_en;  end 
  always @ (posedge clk, negedge rst_n) begin    if (rst_n == 1'b0)      wr_addr <= 0;    else      if (c_state == NO_BUSY && refresh_req == 1'b0 && wren == 1'b1)        wr_addr <= addrr;     else        wr_addr <= wr_addr;  end
  always @ (posedge clk, negedge rst_n) begin    if (rst_n == 1'b0)      wr_data <= 0;    else      if (c_state == NO_BUSY && refresh_req == 1'b0 && wren == 1'b1)        wr_data <= wdatar;     else        wr_data <= wr_data;  end
  always @ (posedge clk, negedge rst_n) begin    if (rst_n == 1'b0)      wren_clr <= 1'b0;    else      if (c_state == NO_BUSY && refresh_req == 1'b0 && wren == 1'b1)        wren_clr <= 1'b1;     else        wren_clr <= 1'b0;  end
  always @ (posedge clk, negedge rst_n) begin    if (rst_n == 1'b0)      rden_clr <= 1'b0;    else      if (c_state == NO_BUSY && refresh_req == 1'b0 && wren == 1'b0 && rden == 1'b1)        rden_clr <= 1'b1;     else        rden_clr <= 1'b0;  end
  always @ (posedge clk, negedge rst_n) begin    if (rst_n == 1'b0)      read_en <= 1'b0;    else      if (c_state == NO_BUSY && refresh_req == 1'b0 && wren == 1'b0 && rden == 1'b1)        read_en <= 1'b1;     else        read_en <= 1'b0;  end
  always @ (posedge clk, negedge rst_n) begin    if (rst_n == 1'b0)      rd_addr <= 0;    else      if (c_state == NO_BUSY && refresh_req == 1'b0 && wren == 1'b0 && rden == 1'b1)        rd_addr <= addrr;     else        rd_addr <= rd_addr;  end
  always @ (posedge clk, negedge rst_n) begin    if (rst_n == 1'b0)      rdata <= 32'd0;    else      if (c_state == RD_STATE && rd_done == 1'b1)        rdata <= rd_data;      else        rdata <= rdata;  end
  always @ (posedge clk, negedge rst_n) begin    if (rst_n == 1'b0)      rd_valid <= 1'b0;    else      if (c_state == RD_STATE && rd_done == 1'b1)        rd_valid <= 1'b1;      else        rd_valid <= 1'b0;  end 
  always @ (posedge clk, negedge rst_n)  begin    if (rst_n == 1'b0)      mux_sel <= 2'b00;    else      case (c_state)        IDLE        :       mux_sel <= 2'b00;        INIT_STATE  :       begin          if (init_done == 1'b1)            mux_sel <= 2'b01;          else              mux_sel <= mux_sel;        end        REFRESH_STATE:      mux_sel <= mux_sel;        NO_BUSY     :       begin          if (refresh_req == 1'b1)            mux_sel <= 2'b01;          else            if (wren == 1'b1)              mux_sel <= 2'b10;            else              if (rden == 1'b1)                mux_sel <= 2'b11;              else                mux_sel <= mux_sel;        end        RD_STATE    :   mux_sel <= mux_sel;        WR_STATE    :   mux_sel <= mux_sel;
        default     :   mux_sel <= 2'b00;      endcase  end
endmodule

為了防止在進(jìn)行刷新的起始部分丟失讀寫命令，所以在設(shè)計(jì)時(shí)，加入了緩存結(jié)構(gòu)，只要有讀寫命令時(shí)，都會(huì)進(jìn)行保存。在讀寫執(zhí)行時(shí)，才會(huì)清除此命令。

RTL仿真

為了能夠仿真此設(shè)計(jì)，需要用到SDR SDRAM的仿真模型。仿真模型在msim的sdr_sim_module中，將其修改為行線為13bit，列為9bit，每個(gè)bank有4194304個(gè)存儲(chǔ)空間。

在仿真時(shí)，在第二個(gè)bank，第五行，第10列，寫入一個(gè)隨機(jī)值。然后讀取出來。

仿真代碼為：

`timescale 1ns/1ps
module sdr_drive_tb;
  reg                     clk;  reg                     rst_n;
  wire                    sys_clk;  wire                    sys_rst_n;
  wire                    sdr_busy;  reg                     wr_en;  reg                     rd_en;  reg       [23:0]        addr;  reg       [31:0]        wdata;  wire      [31:0]        rdata;  wire                    rd_valid;
  wire                    sdr_clk;  wire                    sdr_cke;  wire                    sdr_cs_n;  wire                    sdr_ras_n;  wire                    sdr_cas_n;  wire                    sdr_we_n;  wire      [15:0]        sdr_dq;  wire      [1:0]         sdr_bank;  wire      [1:0]         sdr_dqm;  wire      [12:0]        sdr_addr;
  sdr_drive sdr_drive_inst(
      .clk                  (clk),      .rst_n                (rst_n),
      .sys_clk              (sys_clk),      .sys_rst_n            (sys_rst_n),
    //  local      .sdr_busy             (sdr_busy),      .wr_en                (wr_en),      .rd_en                (rd_en),      .addr                 (addr),      .wdata                (wdata),      .rdata                (rdata),      .rd_valid             (rd_valid),
    //  sdr      .sdr_clk              (sdr_clk),      .sdr_cke              (sdr_cke),      .sdr_cs_n             (sdr_cs_n),      .sdr_ras_n            (sdr_ras_n),      .sdr_cas_n            (sdr_cas_n),      .sdr_we_n             (sdr_we_n),      .sdr_bank             (sdr_bank),      .sdr_addr             (sdr_addr),      .sdr_dqm              (sdr_dqm),      .sdr_dq               (sdr_dq)    );
  mt48lc32m16a2 mt48lc32m16a2_inst(      .Dq                   (sdr_dq),       .Addr                 (sdr_addr),       .Ba                   (sdr_bank),       .Clk                  (sdr_clk),       .Cke                  (sdr_cke),       .Cs_n                 (sdr_cs_n),       .Ras_n                (sdr_ras_n),       .Cas_n                (sdr_cas_n),       .We_n                 (sdr_we_n),       .Dqm                  (sdr_dqm)    );
  initial clk = 1'b0;  always # 10 clk = ~clk;
  initial begin    rst_n = 1'b0;    wr_en = 1'b0;    rd_en = 1'b0;    addr = {2'b01, 13'd5,9'd10};    wdata = 32'd0;    # 201    rst_n = 1'b1;    @ (negedge sdr_busy);    @ (posedge sys_clk);    # 2;    wr_en = 1'b1;    wdata = $random;    @ (posedge sys_clk);    # 2;    wr_en = 1'b0;    # 2000;    @ (negedge sdr_busy);    @ (posedge sys_clk);    # 2;    rd_en = 1'b1;    @ (posedge sys_clk);    # 2;    rd_en = 1'b0;    # 2000;    $stop;  end
endmodule

這設(shè)置激勵(lì)時(shí)，將tb文件和仿真模型文件同時(shí)加入添加文件中。

在modelsim的報(bào)告界面會(huì)顯示出具體的配置信息以及讀寫信息。

從打印的報(bào)告中可以看出，在初始化時(shí)，列選通潛伏期為2，突發(fā)長度為2。在后續(xù)的讀寫時(shí)，在指定的位置，寫入了13604，后續(xù)的一個(gè)位置為4629；在讀出時(shí)，也正確的讀出了數(shù)據(jù)。

報(bào)告打印出寫入數(shù)據(jù)，即認(rèn)為寫入成功；報(bào)告打印出讀出數(shù)據(jù)，只能證明控制器將數(shù)據(jù)讀出，并不表示控制器能把數(shù)據(jù)接收到。

通過控制輸出的rdata以及對(duì)應(yīng)的rd_valid信號(hào)，確定讀出成功。在rdata中顯示為16進(jìn)制，16進(jìn)制的1215為十進(jìn)制的4629；16進(jìn)制的3524的為十進(jìn)制的13604。證明讀數(shù)據(jù)接收正確。

板級(jí)測試

編寫控制器的上游模塊（sdr_drive_test_crtl），控制寫入和讀出。在固定的地址中addr = {2'b01, 13'd128, 9'd20}，寫入一個(gè)固定的數(shù)字wdata = 32'h5a5aa5a5，然后讀出，進(jìn)行驗(yàn)證。

讀者在進(jìn)行驗(yàn)證時(shí)，可以采樣其他的地址或者數(shù)據(jù)進(jìn)行驗(yàn)證，且可以進(jìn)行多次嘗試，保證設(shè)計(jì)正確。

該模塊采用狀態(tài)機(jī)設(shè)計(jì)實(shí)現(xiàn)。

設(shè)計(jì)代碼為：

`include "../rtl/sdr_drive_head.v"
module sdr_drive_test_ctrl (
  input     wire                                    clk,  input     wire                                    rst_n,
  input     wire                                    sdr_busy,  output    reg                                     wr_en,  output    reg                                     rd_en,  output    wire      [31:0]                        wdata,  input     wire                                    rd_valid,  input     wire      [31:0]                        rdata,  output    wire      [`ADDR_WIDTH - 1 : 0]         addr);
  localparam          IDLE        =   4'b0001;  localparam          WR_STATE    =   4'b0010;  localparam          RD_STATE    =   4'b0100;  localparam          TEST_DONE   =   4'b1000;
  reg                 [3:0]         c_state;  reg                 [3:0]         n_state;
  always @ (posedge clk, negedge rst_n) begin    if (rst_n == 1'b0)      c_state <= IDLE;    else      c_state <= n_state;  end
  always @ * begin    case (c_state)      IDLE          :   begin        if (sdr_busy == 1'b0)          n_state = WR_STATE;        else          n_state = IDLE;      end
      WR_STATE      :   begin        if (sdr_busy == 1'b0)          n_state = RD_STATE;        else          n_state = WR_STATE;      end
      RD_STATE      :   begin        if (rd_valid == 1'b1 && rdata == 32'h5a5aa5a5)          n_state = TEST_DONE;        else          n_state = RD_STATE;      end
      TEST_DONE     :   n_state = TEST_DONE;

      default       :   n_state = IDLE;    endcase  end
  assign wdata = 32'h5a5aa5a5;  assign addr = {2'b01, 13'd128, 9'd20};
  always @ (posedge clk, negedge rst_n) begin    if (rst_n == 1'b0)      wr_en <= 1'b0;    else      if (c_state == IDLE && sdr_busy == 1'b0)        wr_en <= 1'b1;      else        wr_en <= 1'b0;  end
  always @ (posedge clk, negedge rst_n) begin    if (rst_n == 1'b0)      rd_en <= 1'b0;    else      if (c_state == WR_STATE && sdr_busy == 1'b0)        rd_en <= 1'b1;      else        rd_en <= 1'b0;  end
endmodule

編寫測試頂層，模塊命名為sdr_drive_test，并且設(shè)置為頂層。

此模塊負(fù)責(zé)例化sdr_drive和sdr_drive_test_ctrl，完成連接功能，以此測試。

代碼為：

`include "../rtl/sdr_drive_head.v"
module sdr_drive_test (
  input     wire                                    clk,  input     wire                                    rst_n,
//  sdr  output    wire                                    sdr_clk,  output    wire                                    sdr_cke,  output    wire                                    sdr_cs_n,  output    wire                                    sdr_ras_n,  output    wire                                    sdr_cas_n,  output    wire                                    sdr_we_n,  output    wire      [1:0]                         sdr_bank,  output    wire      [`SDR_ADDR_WIDTH - 1 : 0]     sdr_addr,  output    wire      [1:0]                         sdr_dqm,  inout     wire      [15:0]                        sdr_dq);
  wire                                    sys_clk;  wire                                    sys_rst_n;
//  local  wire                                    sdr_busy;  wire                                    wr_en;  wire                                    rd_en;  wire      [`ADDR_WIDTH - 1 : 0]         addr;  wire      [31:0]                        wdata;  wire      [31:0]                        rdata;  wire                                    rd_valid;
  sdr_drive_test_ctrl sdr_drive_test_ctrl_inst(
      .clk                (sys_clk),      .rst_n              (sys_rst_n),
      .sdr_busy           (sdr_busy),      .wr_en              (wr_en),      .rd_en              (rd_en),      .wdata              (wdata),      .rd_valid           (rd_valid),      .rdata              (rdata),      .addr               (addr)    );
  sdr_drive sdr_drive_inst(
      .clk                (clk),      .rst_n              (rst_n),
      .sys_clk            (sys_clk),      .sys_rst_n          (sys_rst_n),
    //  local      .sdr_busy           (sdr_busy),      .wr_en              (wr_en),      .rd_en              (rd_en),      .addr               (addr),      .wdata              (wdata),      .rdata              (rdata),      .rd_valid           (rd_valid),
    //  sdr      .sdr_clk            (sdr_clk),      .sdr_cke            (sdr_cke),      .sdr_cs_n           (sdr_cs_n),      .sdr_ras_n          (sdr_ras_n),      .sdr_cas_n          (sdr_cas_n),      .sdr_we_n           (sdr_we_n),      .sdr_bank           (sdr_bank),      .sdr_addr           (sdr_addr),      .sdr_dqm            (sdr_dqm),      .sdr_dq             (sdr_dq)    );
endmodule

經(jīng)過綜合分析后，進(jìn)行分配管腳。在分配管腳后，需要將雙功能管腳中的NCEO設(shè)置為普通用戶IO。如果不設(shè)置，將會(huì)出現(xiàn)如下錯(cuò)誤：

右擊器件名稱，選擇DEVICE。

選擇device and pin option。

選擇dual – purpose pins。

將nceo設(shè)置為 use as regular IO。

點(diǎn)擊OK，進(jìn)行編譯即可。

連接上開發(fā)板，啟動(dòng)邏輯分析儀。

將采樣時(shí)鐘選擇為，sys_clk（PLL的c0）。采樣深度選擇為1K。

添加觀測信號(hào)如下，將wr_en的上升沿設(shè)置為觸發(fā)條件。

經(jīng)過保存，重新形成配置文件后，進(jìn)行下板測試。

下板后，按下復(fù)位。等待波形觸發(fā)。

通過邏輯分析儀，就可以看出可以正確的寫入和讀出數(shù)據(jù)。

讀者也可以進(jìn)行嘗試一次性寫入多個(gè)數(shù)據(jù)，然后進(jìn)行讀出，進(jìn)行驗(yàn)證設(shè)計(jì)的正確性。

　　審核編輯：湯梓紅

閱讀全文

FPGA(591969) FPGA(591969)
SDRAM(54601) SDRAM(54601)
存儲(chǔ)器(161623) 存儲(chǔ)器(161623)
SDR(50129) SDR(50129)

評(píng)論

相關(guān)推薦

SDR_SDR是什么意思

本內(nèi)容介紹了SDR，SDR是什么意思？SDR (Software Definition Radio), “軟件定義的無線電”　　一種無線電廣播通信技術(shù)，它基于軟件定義的無線通信協(xié)議而非通過硬連線實(shí)現(xiàn)。

2011-12-07 17:40:18

9804

SDRAM連接電路設(shè)計(jì)詳解

介紹SDRAM電路設(shè)計(jì)之前先了解下SDRAM的尋址原理。SDRAM內(nèi)部是一個(gè)存儲(chǔ)陣列，可以把它想象成一個(gè)表格，和表格的檢索原理一樣，先指定行，再指定列，就可以準(zhǔn)確找到所需要的存儲(chǔ)單元。

2015-01-26 09:49:53

4627

以SDR SDRAM 為例，DRAM Device 與 Host 端的接口描述

本文則以 SDR SDRAM 為例，描述 DRAM Device 與 Host 端的接口，以及其內(nèi)部的其他模塊，包括 Control Logic、IO、Row & Column Decoder 等。

2020-09-22 15:34:59

4192

SDRAM的控制命令講解

SDRAM的驅(qū)動(dòng)需要用到一些命令，介紹幾個(gè)常見的命令。

2023-04-04 17:13:19

1815

高級(jí)設(shè)計(jì)：SDR SDRAM驅(qū)動(dòng)設(shè)計(jì)

2024-01-19 15:47:38

517

SDR軟件

哪位有SDR的軟件給個(gè)學(xué)習(xí)學(xué)習(xí)。

2016-05-19 19:17:12

SDRAM詳解

、SDRAM。 S3C2440為32位芯片，理論上可以達(dá)到4GB的尋址范圍，除去上述8個(gè)BANK共1GB用于連接設(shè)備外，還有一部分地址空間用于設(shè)備特殊功能寄存器。其余地址沒有使用。內(nèi)存

2018-06-27 04:15:54

詳解：SDR/DDR/DDR2/SDRAM的功能及異同

（不好意思，說得有點(diǎn)絕對(duì)了~-~）。SDRAM從SDR到DDR再到DDR2一路走來，又都產(chǎn)生了什么樣的變化，又都在哪些方面進(jìn)行了改進(jìn)，帶來了速度性能的進(jìn)一步提升呢？帶著這個(gè)疑問搜索了一些資料，也分別找來SDR

2014-12-30 15:22:49

ADALM-PLUTO SDR主動(dòng)學(xué)習(xí)模塊

sdr即軟件定義的無線電(software defined radio)，簡單來說，sdr設(shè)備能將接收到的信號(hào)進(jìn)行數(shù)字化處理，通過軟件的可重配置再將信號(hào)按照不同的通信協(xié)議需求發(fā)送出去，這樣，通過軟件

2023-10-09 06:16:30

AMBA DDR、LPDDR和SDR動(dòng)態(tài)內(nèi)存控制器DMC-40技術(shù)參考手冊

DMC是由ARM開發(fā)、測試和許可的高級(jí)微控制器總線架構(gòu)（AMBA）。 DMC是一種高性能、區(qū)域優(yōu)化的SDRAM或移動(dòng)SDR存儲(chǔ)器控制器，與AMBA AXI協(xié)議兼容。您可以使用多個(gè)選項(xiàng)配置DMC

2023-08-02 11:26:08

CCFD SDR平臺(tái)有哪些應(yīng)用

CCFD SDR平臺(tái)有哪些應(yīng)用？CCFD SDR平臺(tái)主要由哪些部分組成？CCFD SDR平臺(tái)有何功能？

2021-10-08 06:30:28

FPGA實(shí)戰(zhàn)演練邏輯篇20：SDRAM電路設(shè)計(jì)

，只要將地址總線、數(shù)據(jù)總線、控制總線連接到FPGA的I/O口上即可。由于使用的是SDR SDRAM，應(yīng)用中速率一般在100MHz左右，沒有必要做等長處理，只要確保整體的走線長度不要過長，SDRAM

2015-05-04 11:45:05

FPGA零基礎(chǔ)學(xué)習(xí)：SDR SDRAM 驅(qū)動(dòng)設(shè)計(jì)

不多說，上貨。高級(jí)設(shè)計(jì)：SDR SDRAM 驅(qū)動(dòng)設(shè)計(jì) 本篇實(shí)現(xiàn)基于叁芯智能科技的SANXIN -B01 FPGA開發(fā)板，以下為配套的教程，如有入手開發(fā)板，可以登錄官方淘寶店購買，還有配套的學(xué)習(xí)視頻

2023-03-23 17:40:58

FPGA零基礎(chǔ)學(xué)習(xí)：SDR SDRAM驅(qū)動(dòng)設(shè)計(jì)實(shí)用進(jìn)階

實(shí)戰(zhàn)應(yīng)用，這種快樂試試你就會(huì)懂的。話不多說，上貨。SDR SDRAM驅(qū)動(dòng)設(shè)計(jì)實(shí)用進(jìn)階本篇實(shí)現(xiàn)基于叁芯智能科技的SANXIN -B01 FPGA開發(fā)板，以下為配套的教程，如有入手開發(fā)板，可以登錄官方

2023-03-27 17:09:14

FPGA零基礎(chǔ)學(xué)習(xí)：圖像顯示系統(tǒng)設(shè)計(jì)

緩沖器（sdr_wrfifo）、輸出緩沖器（sdr_rdfifo）、SDR SDRAM驅(qū)動(dòng)（sdr_drive）和讀寫控制器（sdr_mem_ctrl）。輸入緩沖器為一個(gè)FIFO，捕獲到攝像頭數(shù)據(jù)輸入

2023-03-24 19:29:11

Gowin I3C SDR IP參考設(shè)計(jì)

本次發(fā)布 Gowin I3C SDR IP參考設(shè)計(jì)及 IP Core Generator 支持調(diào)用Gowin I3C SDR IP。Gowin I3C SDR IP 參考設(shè)計(jì)可在高云官網(wǎng)下載，參考設(shè)計(jì)可用于仿真，實(shí)例化加插用戶設(shè)計(jì)后的總綜合，總布局布線。

2022-10-08 07:41:56

Gowin I3C SDR IP的參考設(shè)計(jì)

本文檔所介紹的參考設(shè)計(jì)主要包括以下三種類型： I3C SDR 主機(jī)和 I3C SDR 從機(jī)之間的通信；I3C SDR 主機(jī)和 GW-I2C 從機(jī)之間的通信； I3C SDR 主機(jī)和 ASIC-I2C 從機(jī)之間的通信。

2022-10-08 06:33:08

LPC1788驅(qū)動(dòng)SDRAM的問題

原本是LPC1788直接帶了兩顆SDRAM（16*16Mb），地址線共用，數(shù)據(jù)線分開，程序正常運(yùn)行。但是當(dāng)我把一顆拿掉帶一顆的時(shí)候問題來了，往SDRAM中寫入16位數(shù)據(jù)沒問題，但是寫32位的數(shù)據(jù)時(shí)出錯(cuò)了。

2015-03-27 20:19:06

Linux設(shè)備驅(qū)動(dòng)開發(fā)詳解

#《Linux設(shè)備驅(qū)動(dòng)開發(fā)詳解》電子書連載#第7章 Linux設(shè)備驅(qū)動(dòng)中的并發(fā)控制，Linux設(shè)備驅(qū)動(dòng)中必須解決的一個(gè)問題是多個(gè)進(jìn)程對(duì)共享資源的并發(fā)訪問，并發(fā)訪問會(huì)導(dǎo)致競態(tài)。Linux提供了多種解決競態(tài)問題的方式，這些方式適合不同的應(yīng)用場景。詳情：http://t.cn/zHONW9I

2013-06-09 14:48:50

MCU的嵌入式系統(tǒng)設(shè)計(jì)，如何運(yùn)行SDRAM？

時(shí)，開發(fā)者通?？紤]使用 SDRAM。別問我為什么你的 MCU 不支持 SDRAM。SDRAM 是同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的縮寫。在微控制器應(yīng)用中，微控制器通過使用外部存儲(chǔ)控制器（EMC）操作訪問 SDR...

2021-11-04 08:03:56

STM32F429驅(qū)動(dòng)SDRAM(IS42S16400J)詳解

轉(zhuǎn)驅(qū)動(dòng)SDRAM的時(shí)序比較的麻煩一些，不像驅(qū)動(dòng)SRAM，非常簡單，網(wǎng)上搜索一下，估計(jì)有非常多的FPGA驅(qū)動(dòng)SDRAM的資料，而且是各種的給你講時(shí)序問題，現(xiàn)在F429/439集成了控制器以后就方便很多

2016-09-20 16:40:06

STM32F429驅(qū)動(dòng)SDRAM(IS42S16400J)詳解

2016-10-23 19:06:32

Spartan 6是否支持SDR SDRAM？

嗨，Spartan 6是否支持SDR SDRAM（單數(shù)據(jù)輻射SDRAM）？在ISE存儲(chǔ)器接口生成器中，沒有選擇SDR SDRAM的選項(xiàng)。有沒有辦法在斯巴達(dá)6中使用SDR SDRAM

2019-04-16 09:33:03

XA-SK-SDRAM

SDRAM SLICE CARD

2023-03-30 12:05:53

《Linux設(shè)備驅(qū)動(dòng)開發(fā)詳解》.pdf

《Linux設(shè)備驅(qū)動(dòng)開發(fā)詳解》

2012-10-30 13:16:24

【干貨推薦】基于FPGA的SDRAM控制器設(shè)計(jì)（三）讀寫

相位相差180°的時(shí)鐘給SDRAM，所以要有一個(gè)鎖相環(huán)模塊。刷新需要計(jì)時(shí)刷新間隔，所以要加入一個(gè)刷新定時(shí)器模塊，由于初始化，刷新，讀，寫等模塊都要輸出sdr_cke,sdr_cs_n,sdr

2020-04-23 11:31:47

什么是軟件定義無線電（SDR）？

什么是軟件定義無線電（SDR）？軟件定義無線電（SDR）的發(fā)展過程如何？

2021-06-17 11:36:13

介紹SDR的技術(shù)原理以SDR LTE系統(tǒng)為例進(jìn)一步解析SDR系統(tǒng)的工作流程

本文檔通俗地介紹SDR的技術(shù)原理：先簡單介紹SDR的概念，SDR系統(tǒng)的分類，基于GPP的SDR系統(tǒng)，接著詳細(xì)介紹SDR系統(tǒng)原理，最后再以SDR LTE系統(tǒng)為例進(jìn)一步解析SDR系統(tǒng)的工作流程。一、軟件

2019-05-11 16:47:45

基于FPGA的SDRAM控制器設(shè)計(jì)（原創(chuàng)分享） —自動(dòng)刷新設(shè)計(jì)

sel_sm選擇SDRAM輸出信號(hào)ref_en刷新使能信號(hào)sdr_bus頂層模塊數(shù)據(jù)總線sdr_clkSDRAM工作時(shí)鐘sdr_cke時(shí)鐘使能sdr_cs_n片選信號(hào)sdr_cas_n行選通sdr_ras_n列

2020-04-15 14:43:50

如何利用STM32H750驅(qū)動(dòng)核心板上的SDRAM呢

SDRAM的配置方式有哪些呢？如何利用STM32H750驅(qū)動(dòng)核心板上的SDRAM呢？

2021-12-15 07:55:15

實(shí)現(xiàn)SDR所需的開發(fā)方法有哪些

盡管軟件無線電(SDR)的指導(dǎo)原則是“開發(fā)一次，隨處運(yùn)行”，但是每當(dāng)硬件發(fā)生變化時(shí)，所有開發(fā)經(jīng)常要重新開始。業(yè)界已經(jīng)認(rèn)識(shí)到，基于文本規(guī)范的傳統(tǒng)開發(fā)模式已無法滿足SDR硬件和軟件的可移植性要求。這種

2019-05-28 08:10:36

有關(guān)SDR平臺(tái)咨詢

大家好！HackRF、bladeRF和USRF價(jià)格有點(diǎn)高，我現(xiàn)在想自己折騰一套SDR平臺(tái)，接收、分析無人機(jī)遙控信號(hào)（2.4GHz），但之前看了一些SDR平臺(tái)，接收頻率基本都在100K~1.6GHz左右，不知各位大大有沒有合適的推薦？謝謝！

2016-02-24 11:40:40

線陣CCD+SDRAM圖像顯示遇到問題

最近在做線陣CCD的圖像顯示。CCD圖像信號(hào)已經(jīng)成功采集，采集到的一行圖像數(shù)據(jù)緩存在FPGA內(nèi)部RAM里面。現(xiàn)在想把多行圖像緩存在SDR SDRAM中，然后在VGA中顯示。SDRAM為海力士

2016-04-20 08:50:09

萌新求助，關(guān)于H橋驅(qū)動(dòng)電機(jī)STM32 PWM互補(bǔ)輸出功能誤用分析求詳解

萌新求助，關(guān)于H橋驅(qū)動(dòng)電機(jī)STM32 PWM互補(bǔ)輸出功能誤用分析求詳解

2021-10-18 08:33:46

講解SDRAM的驅(qū)動(dòng)實(shí)現(xiàn)

第39章 STM32F429的FMC總線應(yīng)用之SDRAM本章教程為大家講解SDRAM的驅(qū)動(dòng)實(shí)現(xiàn)，后面LCD的顯存和大數(shù)量的存取都要用到。目錄第39章 STM32F429的FMC總線應(yīng)用之

2021-08-10 06:39:31

講解SDRAM的驅(qū)動(dòng)實(shí)現(xiàn) 精選資料分享

第49章 STM32H7的FMC總線應(yīng)用之SDRAM本章教程為大家講解SDRAM的驅(qū)動(dòng)實(shí)現(xiàn)，后面LCD的顯存和大數(shù)量的存取都要用到。49.1 初學(xué)者重要提示49.2 SDRAM硬件設(shè)計(jì)49.3 SDRAM驅(qū)動(dòng)設(shè)計(jì)49.4 SDR...

2021-08-13 08:09:44

零基礎(chǔ)學(xué)FPGA （二十五）一路走來：SDR SDRAM（架構(gòu)篇）

好學(xué)的，今天我們來講的是SDRAM的架構(gòu)以及設(shè)計(jì)，這也是小墨第一次接觸架構(gòu)，也談不上給大家講，就是把我理解的當(dāng)做一個(gè)筆記分享給大家，我也試著做了一個(gè)SDRAM 的架構(gòu)word文檔，在文章的后面，喜歡的朋友可以

2015-03-24 17:42:04

零基礎(chǔ)學(xué)FPGA （二十四）一路走來：SDR SDRAM（理論篇）

SOPC的學(xué)習(xí)我打算暫時(shí)先放一放，因?yàn)榍懊孢€有一個(gè)要寫的沒有完成，也是一直以來無法寫起的一個(gè)題目，就是今天我們要寫的SDRAM的操作。等寫完這個(gè)，我們再回到SOPC，帶領(lǐng)大家調(diào)USB2.0！由于

2015-03-19 17:05:19

存儲(chǔ)器接口vhdl代碼全集

SDR SDRAM控制器1?標(biāo)準(zhǔn)SRD SDRAM控制器參考設(shè)計(jì)，altera提供使用手冊 VHDL代碼 Verilog代碼?SDR SDRAM控制器2 標(biāo)準(zhǔn)SRD SDRAM控制器參考設(shè)計(jì)，xilinx提供使用手冊 VHDL代碼Verilog

2008-05-20 10:58:59

155

SDR SDRAM Controller

SDR SDRAM Controller Synchronous DRAM (SDRAM) has become a mainstream memory of choice in embedded

2009-05-14 11:04:58

ref sdr sdram verilog代碼

ref-sdr-sdram-verilog代碼 SDR SDRAM Controller v1.1 readme.txt This readme file for the SDR SDRAM

2009-06-14 08:50:44

SDR SDRAM Controller (White Pa

SDR SDRAM Controller August 2002, ver. 1.1 1M-WP-SDR-1.1 IntroductionThe single data rate (SDR

2009-06-14 08:51:43

ref sdr sdram vhdl代碼

ref-sdr-sdram-vhdl代碼 SDR SDRAM Controller v1.1 readme.txt This readme file for the SDR SDRAM

2009-06-14 08:52:53

標(biāo)準(zhǔn)SDR SDRAM控制器參考設(shè)計(jì),Lattice提供Vr

標(biāo)準(zhǔn)SDR SDRAM控制器參考設(shè)計(jì) Lattice提供Vrilog代碼 // Permission://// Lattice Semiconductor grants

2009-06-14 09:23:14

多端口SDRAM控制器的設(shè)計(jì)與實(shí)現(xiàn)

設(shè)計(jì)實(shí)現(xiàn)了一種基于FPGA 的，可用于多數(shù)據(jù)緩存的、能夠高效利用帶寬的多端口SDRAM 控制器。本文使用狀態(tài)機(jī)的設(shè)計(jì)思想，采用Verilog 硬件描述語言設(shè)計(jì)了時(shí)序控制程序。得到的SDR

2009-08-27 09:43:33

SDRAM的原理和時(shí)序

SDRAM的原理和時(shí)序 SDRAM內(nèi)存模組與基本結(jié)構(gòu) 我們平時(shí)看到的SDRAM都是以模組形式出現(xiàn)，為什么要做成這種形式呢？這首先要接觸到兩個(gè)概念：物理Bank與芯片位寬

2010-03-11 14:43:26

167

SDRAM的工作原理

SDRAM的工作原理(中國科學(xué)院西安光學(xué)精密機(jī)械研究) 本文以三星公司的SDRAM器件K4S561632C[4]為例來是說明SDRAM的工作原理。

2010-03-26 17:54:29

155

SDRAM設(shè)計(jì)詳細(xì)說明

SDRAM設(shè)計(jì)詳細(xì)說明完成SDRAM的上層驅(qū)動(dòng)設(shè)計(jì)，對(duì)SDRAM讀寫、管理無誤，與其他模塊的接口正確。口令：MMCTEAM SDRAM的工作原理

2010-04-22 14:02:57

SDRAM內(nèi)存基礎(chǔ)知識(shí)

嵌入式測試和測量挑戰(zhàn)目錄引言3-4DRAM發(fā)展趨勢 3DRAM4-6SDRAM 6-9DDR SDRAM6DDR2 SDRAM 7DDR3 SDRAM 8DDR4 SDRAM 9GDDR 和LPDDR 9DIMMs 9-13DIMM 物理尺寸 9DIMM

2010-06-30 09:28:08

什么是SDRAM內(nèi)存

什么是SDRAM內(nèi)存 SDRAM是“Synchronous Dynamic random access memory”的縮寫，意思是“同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器”，就是我們平時(shí)所說的“同步內(nèi)存”，這種

2009-12-17 11:14:39

716

SDRAM內(nèi)存

SDRAM內(nèi)存　　SDRAM是Synchronous Dynamic Random Access Memor

2009-12-17 16:15:28

636

#硬聲創(chuàng)作季 #NIOS2 一起學(xué)NIOS2-05 SDRAM時(shí)序收斂-2

SDRAMRAMSDRSDRAM內(nèi)存SD時(shí)序NIOS2SDRAM控制器SDRAM設(shè)計(jì)SDRAM源碼

水管工發(fā)布于 2022-10-29 17:12:14

SDRAM內(nèi)存詳解

雖然目前SDRAM內(nèi)存條價(jià)格已經(jīng)接底線，內(nèi)存開始向DDR和Rambus內(nèi)存過渡。但是由于DDR內(nèi)存是在SDRAM基礎(chǔ)上發(fā)展起來的，所以詳細(xì)了解SDRAM內(nèi)存的接口和主板設(shè)計(jì)方法對(duì)于設(shè)計(jì)基于DDR內(nèi)存的主

2012-01-05 16:21:11

247

IN612 SDR API介紹

SDR

橙群微電子發(fā)布于 2023-03-03 09:07:19

IN612 SDR（Software Defined Radio, User defined）

SDR

橙群微電子發(fā)布于 2023-03-10 10:17:49

MOS管參數(shù)詳解及驅(qū)動(dòng)電阻選擇

MOS管參數(shù)詳解及驅(qū)動(dòng)電阻選擇，很好的資料學(xué)習(xí)?？靵硐螺d學(xué)習(xí)吧

2016-01-13 14:47:41

VxWorks設(shè)備驅(qū)動(dòng)之字符設(shè)備驅(qū)動(dòng)詳解

VxWorks設(shè)備驅(qū)動(dòng)之字符設(shè)備驅(qū)動(dòng)詳解

2017-10-26 10:28:56

《Linux設(shè)備驅(qū)動(dòng)開發(fā)詳解》第23章、Linux設(shè)備驅(qū)動(dòng)的移植

《Linux設(shè)備驅(qū)動(dòng)開發(fā)詳解》第23章、Linux設(shè)備驅(qū)動(dòng)的移植

2017-10-27 10:58:13

《Linux設(shè)備驅(qū)動(dòng)開發(fā)詳解》第20章、USB主機(jī)與設(shè)備驅(qū)動(dòng)

《Linux設(shè)備驅(qū)動(dòng)開發(fā)詳解》第20章、USB主機(jī)與設(shè)備驅(qū)動(dòng)

2017-10-27 11:04:08

《Linux設(shè)備驅(qū)動(dòng)開發(fā)詳解》第18章、LCD設(shè)備驅(qū)動(dòng)

《Linux設(shè)備驅(qū)動(dòng)開發(fā)詳解》第18章、LCD設(shè)備驅(qū)動(dòng)

2017-10-27 11:11:51

《Linux設(shè)備驅(qū)動(dòng)開發(fā)詳解》第13章、Linux塊設(shè)備驅(qū)動(dòng)

《Linux設(shè)備驅(qū)動(dòng)開發(fā)詳解》第13章、Linux塊設(shè)備驅(qū)動(dòng)

2017-10-27 11:24:39

《Linux設(shè)備驅(qū)動(dòng)開發(fā)詳解》第7章、Linux設(shè)備驅(qū)動(dòng)中的并發(fā)控制

《Linux設(shè)備驅(qū)動(dòng)開發(fā)詳解》第7章、Linux設(shè)備驅(qū)動(dòng)中的并發(fā)控制

2017-10-27 11:37:45

《Linux設(shè)備驅(qū)動(dòng)開發(fā)詳解》第6章、字符設(shè)備驅(qū)動(dòng)

《Linux設(shè)備驅(qū)動(dòng)開發(fā)詳解》第6章、字符設(shè)備驅(qū)動(dòng)

2017-10-27 11:46:44

SDRAM內(nèi)存詳解資料

SDRAM內(nèi)存詳解資料

2017-10-30 15:45:17

針對(duì)功率設(shè)計(jì)SDR的整體方法簡析

傳統(tǒng)上，降低軟件無線電（SDR）硬件的功耗一直是我們工作的重點(diǎn)，但是，顯而易見軟件也有重要影響，因此，需要一種降低SDR功耗的整體設(shè)計(jì)方法。一種能發(fā)揮SDR功能的測試床能幫我們解決這個(gè)問題。由于

2017-11-06 14:00:02

SDR的技術(shù)原理介紹及案例分析

2017-11-21 18:43:02

34389

基于Xilinx FPGA實(shí)現(xiàn)的DDR SDRAM控制器工作過程詳解

。SDR SDRAM一個(gè)時(shí)鐘周期只能傳輸一個(gè)數(shù)據(jù)位寬的數(shù)據(jù)，因此在相同的數(shù)據(jù)總線寬度和工作頻率下， DDR SDRAM的總線帶寬比SDR SDRAM的總線帶寬提高了一倍。

2018-07-20 18:38:00

12744

FMC—SDRAM

-ST固件庫版本：1.5.1 【！】功能簡介：讀寫板載的 SDRAM 芯片。學(xué)習(xí)目的：學(xué)習(xí)STM32的FMC驅(qū)動(dòng)及SDRAM內(nèi)存器。【*】注意事項(xiàng)：無【！】實(shí)驗(yàn)操作：電腦端使用串口調(diào)試

2017-12-13 15:13:37

DRAM、SDRAM及DDR SDRAM之間的概念詳解

DRAM (動(dòng)態(tài)隨機(jī)訪問存儲(chǔ)器)對(duì)設(shè)計(jì)人員特別具有吸引力，因?yàn)樗峁┝藦V泛的性能，用于各種計(jì)算機(jī)和嵌入式系統(tǒng)的存儲(chǔ)系統(tǒng)設(shè)計(jì)中。本文概括闡述了DRAM 的概念，及介紹了SDRAM、DDR SDRAM、DDR2 SDRAM、DDR3 SDRAM、DDR4 SDRAM、LPDDR、GDDR。

2018-06-07 22:10:00

91644

FPGA讀寫SDRAM的實(shí)例和SDRAM的相關(guān)文章及一些SDRAM控制器設(shè)計(jì)論文

本文檔的主要內(nèi)容詳細(xì)介紹的是FPGA讀寫SDRAM的實(shí)例和SDRAM的相關(guān)文章及一些SDRAM控制器設(shè)計(jì)論文主要包括了:FPGA讀寫SDRAM的實(shí)例，SDRAM控制器核心介紹，系列SDRAM數(shù)據(jù)手冊

2018-12-25 08:00:00

FPGA視頻教程之基于SDRAM讀寫的串口調(diào)試實(shí)驗(yàn)說明

SF-EPIC開發(fā)板上使用的是三星SDR SDRAM （K4S641632）。由于控制SDRAM的讀寫不同于之前的很多簡單接口實(shí)驗(yàn)（它們對(duì)時(shí)序的要求都不高，即便不做時(shí)序約束也無關(guān)緊要），SDRAM

2019-03-06 14:01:51

正點(diǎn)原子開拓者FPGA:SDRAM讀寫測試實(shí)驗(yàn)（2）

SDRAM從發(fā)展到現(xiàn)在已經(jīng)經(jīng)歷了五代，分別是：第一代SDR SDRAM，第二代DDR SDRAM，第三代DDR2 SDRAM，第四代DDR3 SDRAM，第五代，DDR4 SDRAM。

2019-09-12 07:02:00

2009

微雪電子SDRAM模塊簡介

H57V1262GTR SDRAM模塊B型 SDRAM外擴(kuò)存儲(chǔ) 8Mx16bit 型號(hào) SDRAM Board (B)

2019-12-30 09:01:47

1197

SDRAM的引腳封裝標(biāo)準(zhǔn)

SDRAM從發(fā)展到現(xiàn)在已經(jīng)經(jīng)歷了五代，分別是：第一代SDR SDRAM，第二代DDR SDRAM，第三代DDR2 SDRAM，第四代DDR3 SDRAM，第五代DDR4 SDRAM。第一代SDRAM

2020-04-03 16:04:01

1489

對(duì)比靜態(tài)SDRAM和動(dòng)態(tài)SDRAM，它們的區(qū)別是什么

SDRAM有一個(gè)同步接口，在響應(yīng)控制輸入前會(huì)等待一個(gè)時(shí)鐘信號(hào)，這樣就能和計(jì)算機(jī)的系統(tǒng)總線同步。時(shí)鐘被用來驅(qū)動(dòng)一個(gè)有限狀態(tài)機(jī)，對(duì)進(jìn)入的指令進(jìn)行管線(Pipeline)操作。這使得SDRAM與沒有同步

2020-06-24 12:01:55

733

軟件無線電（SDR）的概念、分類及其工作原理

本文檔通俗地介紹SDR的技術(shù)原理:先簡單介紹SDR的概念,SDR系統(tǒng)的分類,基于GPP的SDR系統(tǒng),接著詳細(xì)介紹SDR系統(tǒng)原理,最后再以 SDR LTE系統(tǒng)為例進(jìn)一步解析SDR系統(tǒng)的工作流程。

2020-07-16 10:25:00

簡單分析一款比腦力更強(qiáng)大的DDR SDRAM控制器

SDRAM從發(fā)展至今歷經(jīng)了五代，分別是：第一代SDR SDRAM，第二代DDR SDRAM，第三代DDR2 SDRAM，第四代DDR3 SDRAM，第五代DDR4 SDRAM，SDRAM有一個(gè)同步

2020-07-24 14:25:27

719

SDRAM與DDR有什么區(qū)別

SDRAM從SDR到DDR再到DDR2一路走來，又都產(chǎn)生了什么樣的變化，又都在哪些方面進(jìn)行了改進(jìn)，帶來了速度性能的進(jìn)一步提升呢？

2020-09-26 11:47:34

10668

一文教會(huì)你辨別SDR和DDR

傳統(tǒng)的 SDR SDRAM 只能在信號(hào)的上升沿進(jìn)行數(shù)據(jù)傳輸，而 DDR SDRAM 卻可以在信號(hào)的上升沿和下降沿都進(jìn)行數(shù)據(jù)傳輸，所以 DDR 內(nèi)存在每個(gè)時(shí)鐘周期都可以完成兩倍于 SDRAM

2020-10-30 10:51:48

721

如何分辨SDR和DDR

2020-12-23 11:38:00

如何使用FPGA設(shè)計(jì)SDRAM控制器

針對(duì)SDRAM 操作繁瑣的問題，在對(duì)SDRAM 存儲(chǔ)器和全頁突發(fā)式操作進(jìn)行研究的基礎(chǔ)上，提出一種簡易SDRAM 控制器的設(shè)計(jì)方法。該設(shè)計(jì)方法充分利用全頁式高效率存取的優(yōu)點(diǎn)，對(duì)SDRAM 進(jìn)行配置、全頁突發(fā)式讀寫時(shí)，操作方便。在實(shí)現(xiàn)sDRAM 的快速批量存儲(chǔ)方面，具有良好的應(yīng)用價(jià)值。

2020-12-18 16:13:18

SDR 主動(dòng)學(xué)習(xí)模塊

SDR 主動(dòng)學(xué)習(xí)模塊

2021-03-20 11:47:52

關(guān)于SDRAM控制器的基礎(chǔ)知識(shí)詳解

在FPGA視頻圖像處理系統(tǒng)中，經(jīng)常需要使用到SDRAM作為視頻圖像緩存。SDRAM控制器可以分為上電初始化，自動(dòng)刷新，讀操作和寫操作這四個(gè)部分，他們之間的轉(zhuǎn)換可以通過狀態(tài)機(jī)來控制。下面分別實(shí)現(xiàn)這幾個(gè)部分。

2021-04-19 09:46:24

3459

基于SDR SDRAM ControllerSRAM存儲(chǔ)器的參考設(shè)計(jì)

View the reference design for SDR SDRAM Controller. http://www.wenjunhu.com/soft/ has thousands of reference designs to help bring your project to life.

2021-06-27 08:08:39

高手進(jìn)階SDR的SDRAM內(nèi)存原理

高手進(jìn)階SDR的SDRAM內(nèi)存原理(c++嵌入式開發(fā)linux)-作為電腦中必不可少的三大件之一（其余的兩個(gè)是主板與CPU），內(nèi)存是決定系統(tǒng)性能的關(guān)鍵設(shè)備之一，它就像一個(gè)臨時(shí)的倉庫，負(fù)責(zé)數(shù)據(jù)的中轉(zhuǎn)

2021-08-04 13:21:06

MCU的嵌入式系統(tǒng)設(shè)計(jì)，運(yùn)行SDRAM（運(yùn)行效率比較）

2021-10-29 11:36:15

靜態(tài)SDRAM和動(dòng)態(tài)SDRAM的區(qū)別

2022-01-26 19:40:35

SDRAM控制器詳解

上圖中，把SDRAM用到的所有指令都羅列出來了，其實(shí)我們在運(yùn)用SDRAM的時(shí)候，只用到其中部分指令。例如其中write/write with autoprecharge，這兩個(gè)指令我們都可以對(duì)SDRAM進(jìn)行寫操作，只是說在” writewith autoprecharge”指令

2022-05-09 10:09:29

2228