寄存器和內(nèi)存條的基礎(chǔ)實(shí)現(xiàn)電路方案

計(jì)算機(jī)里存儲(chǔ)數(shù)據(jù)主要有這幾個(gè)部件：CPU里的寄存器和緩存、內(nèi)存（內(nèi)存條）和磁盤，這里我們主要簡單講下寄存器和內(nèi)存條的基礎(chǔ)實(shí)現(xiàn)電路。

我們就講到了晶體管怎么表示0，1，那么自然而然我們就會(huì)想到，用晶體管來做存儲(chǔ)器，但需要多個(gè)晶體管來組成門電路，來實(shí)現(xiàn)數(shù)據(jù)的讀/寫和存儲(chǔ)。基礎(chǔ)的與門/非門/或門/異或門在該文里也講到，但在該文我們只是講了用這些基礎(chǔ)門電路組成了加法器電路從而實(shí)現(xiàn)加法運(yùn)算，那么數(shù)據(jù)的存儲(chǔ)，應(yīng)該怎么實(shí)現(xiàn)呢？

那么存儲(chǔ)器應(yīng)該如何工作呢，首先我們要決定數(shù)據(jù)存在哪兒，就是存儲(chǔ)的地址，其次就是數(shù)據(jù)要穩(wěn)定的存在，不能受其他操作的影響。好，在講下，通過門電路，我們可以實(shí)現(xiàn)計(jì)算機(jī)內(nèi)的邏輯單元（加法器之類的運(yùn)算單元也是邏輯單元），邏輯單元可以分為兩類：一類不可存儲(chǔ)信息的（組合邏輯單元）；另一類可存儲(chǔ)信息（存儲(chǔ)單元）。我們分別介紹和內(nèi)存相關(guān)的幾個(gè)結(jié)構(gòu)。

組合邏輯

包括各種運(yùn)算邏輯和控制邏輯，而在存儲(chǔ)這塊兒，我們需要的是地址選擇控制單元，也可以叫地址譯碼器，它的基本電路如下

依據(jù)輸入端的二進(jìn)制（地址值），在輸出端選中某一條電路，比如，A=0，B=0，則選中最上面的那條線，A=1，B=1，則選中最下面的那條線

還有就是讀出數(shù)據(jù)的多路復(fù)用器：根據(jù)控制信號(hào)，只選擇輸入端的某根電路，把這根線輸出到輸出端

如圖，若S1=0，S2=0，則A線路被選中，A的值即是輸出值。

存儲(chǔ)邏輯單元

可存儲(chǔ)信息的結(jié)構(gòu)：可用于保存二進(jìn)制。

可保存1bit數(shù)據(jù)的鎖存器

WE=0時(shí)（不可讀寫），S和R必為1，則電路穩(wěn)定，out端可保持原來的值；WE=1時(shí)（可讀寫），則根據(jù)D的值，out端變?yōu)閷?duì)應(yīng)的值。然后恢復(fù)WE=0則保存起來

有了1bit的鎖存器，我們就可以用n個(gè)這樣的鎖存器組合起來實(shí)現(xiàn)n bit的寄存器了

利用地址譯碼器、多路復(fù)用器和鎖存器，我們就可以實(shí)現(xiàn)簡單的隨機(jī)存儲(chǔ)器（RAM）了

如圖

內(nèi)存的尋址由一個(gè)2個(gè)輸入的譯碼器實(shí)現(xiàn)。譯碼器根據(jù)A1和A2的輸入，選中對(duì)應(yīng)的一條線，即找到地址對(duì)應(yīng)的存儲(chǔ)空間。

內(nèi)存存儲(chǔ)信息的能力具體實(shí)現(xiàn)是由門控鎖存器組成的存儲(chǔ)矩陣保存bit信息。

讀取內(nèi)存的輸出由多路復(fù)用器實(shí)現(xiàn)。根據(jù)尋址時(shí)譯碼器選中的某一個(gè)線路，每一列的多路復(fù)用器只能輸出那個(gè)線路的對(duì)應(yīng)的那個(gè)門控鎖存器保存的bit。則最終的三個(gè)bit都是由同一個(gè)線路對(duì)應(yīng)的三個(gè)門控鎖存器的輸出。