浮點(diǎn)運(yùn)算的FPGA實(shí)現(xiàn)

　　浮點(diǎn)運(yùn)算是計(jì)算機(jī)運(yùn)算的重要方式，較之定點(diǎn)運(yùn)算有著計(jì)數(shù)范圍寬有效精度高的特點(diǎn)。在各種工程計(jì)算和科學(xué)計(jì)算中有著廣泛應(yīng)用。目前浮點(diǎn)運(yùn)算大多采用DSP芯片實(shí)現(xiàn)，具有算法簡(jiǎn)單，精度高的優(yōu)點(diǎn)。但同時(shí)由于浮點(diǎn)運(yùn)算結(jié)構(gòu)復(fù)雜，采用DSP實(shí)現(xiàn)會(huì)增加系統(tǒng)負(fù)擔(dān)，降低系統(tǒng)速度。在某些對(duì)速度要求較高的情況，必須采用專門的浮點(diǎn)運(yùn)算處理器。

　　EDA/FPGA技術(shù)不斷發(fā)展，其高速、應(yīng)用靈活、低成本的優(yōu)點(diǎn)使其廣泛應(yīng)用數(shù)字信號(hào)處理領(lǐng)域。在FPCA技術(shù)應(yīng)用的初期，其有限的器件資源難以應(yīng)付浮點(diǎn)運(yùn)算巨大的硬件開銷；其時(shí)鐘頻率也不能滿足工程應(yīng)用的速度要求。近年來，超大規(guī)模集成電路的工藝水平不斷提高，體系結(jié)構(gòu)上也進(jìn)行了較大的改進(jìn)：在降低成本的同時(shí)，也使得器件在容量、速度、資源上有了較大的提高。使得采用FPCA來實(shí)現(xiàn)浮點(diǎn)運(yùn)算成為具有高速、低成本、開發(fā)周期短等優(yōu)點(diǎn)的理想選擇。