您好,歡迎來電子發(fā)燒友網(wǎng)! ,新用戶?[免費注冊]

您的位置:電子發(fā)燒友網(wǎng)>源碼下載>數(shù)值算法/人工智能>

小數(shù)乘法器的低功耗設計與實現(xiàn)

大小:0.46 MB 人氣: 2018-03-06 需要積分:1

  提出一種針對小數(shù)乘法器的低功耗設計算法,其優(yōu)化指標為綜合后小數(shù)乘法器內(nèi)部寄存中間運算結(jié)果的寄存器位寬,解決了目前低功耗設計中算法自身邏輯單元被引入系統(tǒng)從而降低系統(tǒng)優(yōu)化效果的問題。該算法能夠在不降低系統(tǒng)工作效率、不損失系統(tǒng)運算精度、不增加額外邏輯單元的條件下,大幅降低系統(tǒng)功耗和面積。在使用該算法對某一射頻模塊進行優(yōu)化后,硬件測試結(jié)果顯示該射頻模塊對某型號FPGA的邏輯占用率相比優(yōu)化前降低17. 9%,寄存器總數(shù)降低30. 7%,存儲單元占用率降低21. 5%。該算法適用于對含有大量小數(shù)乘法運算的系統(tǒng)進行低功耗優(yōu)化。

非常好我支持^.^

(0) 0%

不好我反對

(0) 0%

      發(fā)表評論

      用戶評論
      評價:好評中評差評

      發(fā)表評論,獲取積分! 請遵守相關規(guī)定!

      ?