FPGA的相位同步快速算法

　　目前，相位同步技術(shù)己廣泛應(yīng)用于導(dǎo)航定位，電力，高精度時間同步系統(tǒng)等領(lǐng)域。當(dāng)今，相位同步的技術(shù)普遍存在軟化程度低，移植性低，成本高等問題。目前實現(xiàn)相位同步相對先進(jìn)的技術(shù)有鎖相環(huán)技術(shù)、基于精密時間數(shù)字轉(zhuǎn)換器、復(fù)雜可編程邏輯電路和硅延遲線技術(shù)的精密秒脈沖同步。這兩種技術(shù)實現(xiàn)的同步，依賴硬件電路，且誤差均超過100 ns。米用的鎖相技術(shù)設(shè)計的同步電路雖然精度高，但設(shè)計的電路復(fù)雜。方法二中，當(dāng)相位差低于硅延遲線DS1023的分辨率或者相位差過大時，DS1023調(diào)節(jié)的延遲步進(jìn)量，不能滿足延遲要求。由于相位差的值是由輸入信號決定，隨機。DS1023調(diào)節(jié)的延遲步進(jìn)量會產(chǎn)生量化誤差，導(dǎo)致誤差增大。電路復(fù)雜，成本高。為避免這些問題，滿足信號相位同步的高速度高精度要求，本算法中剔除誤差產(chǎn)生的偽信號和使用校頻的恒溫晶振提供系統(tǒng)時鐘信號，在鑒相器中測量相位差，通過相位調(diào)整器，調(diào)整初始相位。結(jié)合FPGA的高速度，可以高精度高速度同步信號。本算法無外部硬件干擾，成本低，算法可靠，移植性好。