下一代高性能晶體管——納米線能否繼任FinFET

　　最近IMEC發(fā)布了他們在先進制程工藝上激動人心探索的成果——基于水平納米線的圍柵晶體管。水平納米線圍柵晶體管是FinFET技術(shù)的一種自然延伸，在工藝上他們有很多相似之處，目前FinFET的所采用的制造技術(shù)幾乎可以全部應(yīng)用到水平納米線圍柵晶體管中。

　　據(jù)IEEE報道，來自IMEC的Hans Mertens研究小組，使用8納米寬的密集型納米線堆棧在傳統(tǒng)硅表面上成功制作了環(huán)柵式晶體管，未來經(jīng)過技術(shù)改進有可能投入量產(chǎn)。該團隊使用硅鍺混合材料在硅表面增設(shè)多個分層；隨后在此基礎(chǔ)上制作了包含多個替代層的“魚鰭”，有些類似于具有多種沉積巖結(jié)構(gòu)的巖石柱。在該步驟之后，團隊移除硅鍺，在每一鰭中只保留下兩根硅納米線。

利用納米線堆棧實現(xiàn)晶體管（截面圖）（圖片來源：IMEC）

　　為了成功制造晶體管，團隊在每一根納米線的四周添加了絕緣材料和金屬柵極，從而形成柵極結(jié)構(gòu)。對于處于垂直狀態(tài)的兩根納米線，納米線兩端和源極和漏極區(qū)域相互連接，成為同一晶體管的共同組成部分。將納米線進行堆疊處理能夠增加特定面積的電流流量，也就可以提高通過晶體管特定面積的電流。

　　納米線晶體管的獨特之處在于其納米線的形成。

　　一般來說為了形成水平納米線，首先需要在硅襯底上交替外延或者淀積幾種材料，比如在硅襯底上從底層到上層形成硅襯底-ABAB*******AB的結(jié)構(gòu)，其中A為犧牲層，B為納米線材料。一種可能的推測是，納米線是在Dummy Poly GateRemoval后，暴露出Fin時，增加額外的工藝步驟來制作納米線。由于Fin包括ABABAB層，那么選擇一種合適的刻蝕工藝去除A，而保留B。那么B材料就形成了懸空的類似長方體的納米線，兩端懸掛在Source/Drain上。然后對納米線的形狀進行一定的加工，使得其截面變成圓形。變成圓形對后續(xù)的Gate Dielectric生長和器件可靠性有好處。接著進行Gate Dielectric和Gate Metal生長。

圖片來源：Eric Vrielink
?

　　正如我們公眾號之前所報道的，IMEC使用了SiGe做A層，Si做B層，并使用了一種稱為Atomic Layer Etch（ALE）的先進刻蝕工藝。從之前的截圖可以看到，IMEC將納米線做成近似圓形。這里IMEC可能使用了非常獨特的方法，可能是氧化，或者用了濕法刻蝕，或者是前面的ALE工藝能直接達到這種效果。需要在如此小尺度上做這么多工作，這一步工藝非常困難。不過仍然可以發(fā)現(xiàn)，納米線截面積有一定波動。其他工藝難點，例如源漏接觸等，后段工藝則是納米線和Fin工藝都需面對的挑戰(zhàn)。

　　納米線對于Fin的一個直觀優(yōu)勢是其柵極對溝道的靜電控制能力又有所增加。這有什么好處呢？那么為了保持同樣電流密度的源漏關(guān)斷電流，納米線晶體管的閾值電壓可以做到更低，其飽和電流密度變大。反過來說，同樣大的飽和電流密度，納米線晶體管的漏電流密度可以做到更低。但是其中有一個需要注意的地方，如果納米線的間隔做的過大，那么納米線的數(shù)量可能會受限制，其單管的開啟電流可能達不到令人滿意的程度。

　　另一個獨特的地方是在納米線中，硅襯底上有一個寄生溝道。IMEC采用額外的襯底注入提高寄生溝道的閾值電壓來消除漏電。這個漏電通道也存在于FinFET中的Fin底部，有非常多方法來消除該漏電。還有一個很有趣的地方是，納米線晶體管在結(jié)構(gòu)上是一種三端器件，沒有Bulk，而且溝道全耗盡，那么襯偏效應(yīng)也就不復(fù)存在。

　　IMEC發(fā)布的納米線工藝非常讓人激動。但是如果真的要投入實用，器件的可靠性、靈活性、多樣性都還需要經(jīng)過考驗。相信IMEC會在隨后發(fā)布更多關(guān)于納米線特性的細節(jié)報道，半導(dǎo)體行業(yè)觀察將和您一同關(guān)注。