英諾達(dá)低功耗設(shè)計(jì)EDA工具全流程解決方案

作者Lefeng.Shao

從低功耗設(shè)計(jì)驗(yàn)證工具LPC，到門級(jí)功耗靜態(tài)分析工具GPA，再到RTL級(jí)功耗分析工具RPA，英諾達(dá)在低功耗設(shè)計(jì)EDA工具道路上一年內(nèi)連邁三大步，書寫著本土EDA一次又一次的創(chuàng)新突破。

繼2022年11月發(fā)布EnFortius凝鋒系列第一款低功耗設(shè)計(jì)驗(yàn)證工具(Low Power Checker, LPC)，2023年4月發(fā)布第二款數(shù)字電路門級(jí)功耗靜態(tài)分析工具(Gate-level Power Analyzer, GPA)之后，11月，英諾達(dá)推出了一年內(nèi)的第三款低功耗工具——RTL級(jí)功耗分析工具(RPA)，向業(yè)界展示了公司持續(xù)深耕功耗優(yōu)化之路的決心和實(shí)力。

低功耗設(shè)計(jì)，下一個(gè)IC設(shè)計(jì)創(chuàng)新的突破點(diǎn)

如何降低功耗目前已經(jīng)成為半導(dǎo)體產(chǎn)業(yè)的熱點(diǎn)問題。 從大環(huán)境來看，過去的40年里，世界人口總數(shù)從40億增長(zhǎng)至75億。但與此同時(shí)，全球用電量的速度卻從40年前的6000特瓦時(shí)增加到現(xiàn)在的24000特瓦時(shí)，這意味著每人所消耗的電量在過去40年中平均增加了兩倍，遠(yuǎn)遠(yuǎn)高于人口增長(zhǎng)速度。毫無疑問，這一趨勢(shì)跟我們40年內(nèi)消費(fèi)習(xí)慣、生活習(xí)慣的改變有著密不可分的關(guān)系，最具代表性的應(yīng)用新能源汽車的大量涌現(xiàn)，極大帶動(dòng)了二次能源的使用量。 人與人之間交流方式的改變也對(duì)此產(chǎn)生了重要的影響。貝爾先生發(fā)明電話的時(shí)候，使用很少的電量就可以維持長(zhǎng)距離通信，但對(duì)比之下，現(xiàn)在的移動(dòng)電話完成同樣距離通信所消耗的單位能量發(fā)生了顯著提升。

如果再考慮AI、5G、機(jī)器學(xué)習(xí)、智能駕駛、大數(shù)據(jù)處理這些新興技術(shù)對(duì)電量和能量密度的需求，電氣化發(fā)展的速度實(shí)在是令人感到驚嘆。 于是，對(duì)芯片設(shè)計(jì)公司或制造商來說，在保證芯片性能的情況下，盡可能做到低碳、節(jié)能和環(huán)保，成為了企業(yè)發(fā)展的必選項(xiàng)。 但一個(gè)無法忽視的問題是，當(dāng)IC設(shè)計(jì)的規(guī)模越來越大，功能和復(fù)雜度越來越高時(shí)，不斷增加的功耗密度，成為了阻礙高性能芯片開發(fā)的一道壁壘。AMD CEO Lisa Su在ISSCC 2023上就曾指出，“超級(jí)電腦的算力可以每1.2年就翻倍，但是能耗效率的進(jìn)展卻是每2.2 年才能夠翻倍”，“現(xiàn)在要讓半導(dǎo)體的算力增加的最大瓶頸，其實(shí)不是算力本身而是能耗效率”。

為了應(yīng)對(duì)這些挑戰(zhàn)，設(shè)計(jì)工程師們運(yùn)用了各種先進(jìn)的低功率設(shè)計(jì)技巧，業(yè)界也推出了IEEE 1801標(biāo)準(zhǔn)(UPF)來描述功耗設(shè)計(jì)意圖，該標(biāo)準(zhǔn)定義了從RTL到GDS全流程的低功耗管理設(shè)計(jì)意圖，幫助功耗的優(yōu)化以及相關(guān)的設(shè)計(jì)驗(yàn)證與實(shí)現(xiàn)。 對(duì)中國(guó)半導(dǎo)體產(chǎn)業(yè)來說，通過先進(jìn)的制程工藝和EDA工具來提高芯片性能，不斷提升能耗效率，肯定是一條康莊大道。但如果因?yàn)橐恍┨囟ǖ脑蚴沟梦覀儫o法再去使用它們來獲得高水平設(shè)計(jì)時(shí)，能否通過扎實(shí)的技術(shù)功底和寬厚的設(shè)計(jì)經(jīng)驗(yàn)，找到另外一些有效提升產(chǎn)品競(jìng)爭(zhēng)力的途徑？既是挑戰(zhàn)也是機(jī)遇。而這其中，低功耗設(shè)計(jì)工具配合創(chuàng)新的架構(gòu)和設(shè)計(jì)方法學(xué)，就被業(yè)界普遍看好。

早期功耗分析的重要性與挑戰(zhàn)

不論是先進(jìn)工藝IC設(shè)計(jì)還是成熟節(jié)點(diǎn)IC設(shè)計(jì)，在芯片設(shè)計(jì)全流程中，持續(xù)追蹤、獲取準(zhǔn)確的功耗數(shù)據(jù)對(duì)設(shè)計(jì)團(tuán)隊(duì)是至關(guān)重要的，這不僅意味著功耗水平在設(shè)計(jì)中的各個(gè)抽象階段(RTL級(jí)、門級(jí))和層級(jí)(SoC級(jí)、Block級(jí))是透明、可控的，驅(qū)動(dòng)設(shè)計(jì)團(tuán)隊(duì)做出更好的設(shè)計(jì)決策。同時(shí)，通過對(duì)功耗的持續(xù)管理和優(yōu)化，還可以提高設(shè)計(jì)效率、節(jié)省因功耗而產(chǎn)生的迭代成本。

尤其在IC設(shè)計(jì)階段的早期(RTL階段)，對(duì)功耗進(jìn)行準(zhǔn)確且一致的評(píng)估分析，為芯片的設(shè)計(jì)提出修改建議，功耗設(shè)計(jì)優(yōu)化的效果是最好的。因?yàn)檫@個(gè)階段抽象層級(jí)高，修改的靈活度也更高。換句話說，越早介入，優(yōu)化手段越多，收益越大；越早介入，能越早反饋，快速迭代，從而節(jié)省時(shí)間和成本。反之，越是在后期，優(yōu)化的空間也就越小，長(zhǎng)期以來的實(shí)踐已經(jīng)證明，在低抽象級(jí)別比在高級(jí)抽象級(jí)別降低功耗更加困難。因此，在RTL階段需要重復(fù)執(zhí)行功耗估算，并針對(duì)不同的設(shè)計(jì)架構(gòu)進(jìn)行功耗比較，以最終評(píng)估并提高設(shè)計(jì)的能耗效率。

另一方面，要知道大部分SoC設(shè)計(jì)不是在晶體管級(jí)別上進(jìn)行的，而是在寄存器傳輸級(jí)別(RTL)上進(jìn)行的，或者是使用通用功能的單元庫(kù)合成的更高級(jí)別的代碼。這其中包含許多“低功耗”單元庫(kù)，設(shè)計(jì)師可以利用邏輯合成工具快速測(cè)試多種單元庫(kù)的組合，以滿足PPA目標(biāo)。功耗會(huì)影響芯片的電源完整性和熱特性，因此必須在物理設(shè)計(jì)階段就解決這些問題，并在signoff期間進(jìn)行確認(rèn)。

但是，在這個(gè)過程中，由于沒有經(jīng)過邏輯綜合，缺少物理信息等重要的數(shù)據(jù)，要準(zhǔn)確對(duì)功耗進(jìn)行預(yù)估是非常困難的。設(shè)計(jì)團(tuán)隊(duì)需要仿真數(shù)據(jù)，工藝庫(kù)文件以及其他參考數(shù)據(jù)才能一步步接近真實(shí)的功耗，所以設(shè)計(jì)團(tuán)隊(duì)需要一套先進(jìn)的工具和設(shè)計(jì)流程，以在早期獲得準(zhǔn)確的功耗數(shù)據(jù)。 如果從整個(gè)流程看，越早考慮功耗收益越大，但是估算精度往往不夠精確。到了設(shè)計(jì)流程后期，特別是物理實(shí)現(xiàn)之后，功耗的估算會(huì)更精確，但此時(shí)可采用的功耗優(yōu)化方法與優(yōu)化的程度又都比較有限。

因此，目前在該領(lǐng)域存在“優(yōu)化效率與估算精度難兩全”的困境。對(duì)功耗靜態(tài)分析而言，盡管設(shè)計(jì)流程早期的功耗估算考慮到了時(shí)鐘樹、關(guān)鍵IP的建模、CPU/GPU/APU的廣泛使用、復(fù)雜macro IP等因素，但也還要考慮到后端物理實(shí)現(xiàn)的影響。這種情況下，芯片工程師需要全面的低功耗設(shè)計(jì)解決方案，包括兼具速度與精度的功耗分析工具。

英諾達(dá)早期功耗分析的EDA解決方案

英諾達(dá)EnFortius RPA靜態(tài)分析工具正是為了解決上述挑戰(zhàn)而生的，主要是用于估算RTL階段IC功耗，可以幫助用戶在設(shè)計(jì)早期獲取準(zhǔn)確的功耗數(shù)據(jù)，找到設(shè)計(jì)中的功耗熱點(diǎn)，優(yōu)化電源管理策略，從而降低電路功耗。該款工具支持行業(yè)標(biāo)準(zhǔn)輸入文件，包括System Verilog、提供工藝庫(kù)單元數(shù)據(jù)的Liberty文件、提供信號(hào)活動(dòng)信息的SAIF/FSDB文件、以及提供寄生參數(shù)信息的SPEF文件。 而為了進(jìn)一步提高功耗估算的準(zhǔn)確性，EnFortius RPA采用了英諾達(dá)自主開發(fā)的創(chuàng)新高效數(shù)據(jù)和算法架構(gòu)；高效邏輯綜合、門控綜合與時(shí)鐘樹綜合引擎與物理線網(wǎng)模型，既能夠在面對(duì)超大規(guī)模設(shè)計(jì)(等效邏輯門過億)時(shí)快速完成功耗計(jì)算，也可以通過參考設(shè)計(jì)的現(xiàn)有物理數(shù)據(jù)完成更準(zhǔn)確的線網(wǎng)電容估算。?

同時(shí)，EnFortius RPA還實(shí)現(xiàn)了四個(gè)“支持”：

支持單元庫(kù)標(biāo)準(zhǔn)Liberty中各類常用的功耗模型，包括狀態(tài)相關(guān)漏電功耗模型(state-dependent leakage power model)和狀態(tài)及路徑相關(guān)內(nèi)部功耗模型(state dependent-path-dependent internal power model)；

支持業(yè)界標(biāo)準(zhǔn)信號(hào)活動(dòng)文件(SAIF)中各種信號(hào)活動(dòng)率信息，包括狀態(tài)相關(guān)信號(hào)活動(dòng)模型(state-dependent switching activity model)；

支持具有不同電壓的多電壓域功耗分析；

支持各類指標(biāo)分析和報(bào)告，例如各邏輯層級(jí)和邏輯組的動(dòng)態(tài)及靜態(tài)功耗，時(shí)鐘門控比(CGR)和時(shí)鐘門控效率(CGE)等。

至此，英諾達(dá)實(shí)現(xiàn)了在設(shè)計(jì)全流程中低功耗管理、優(yōu)化的初步方案。也就是說，在低功耗設(shè)計(jì)策略方面，英諾達(dá)的EnFortius LPC可以在設(shè)計(jì)的全流程對(duì)電源的管理意圖的正確性進(jìn)行檢查；而為了解決“優(yōu)化效率與估算精度難兩全”的難題，EnFortiusRPA和門級(jí)功耗分析工具(GPA)通過輸入設(shè)計(jì)、信息活動(dòng)信號(hào)和物理參數(shù)等文件，既可以實(shí)現(xiàn)早期對(duì)功耗數(shù)據(jù)的估算、了解功耗的整體趨勢(shì)，也可以在設(shè)計(jì)后期掌握精準(zhǔn)的功耗數(shù)據(jù)。 而這其中，最主要的信號(hào)活動(dòng)文件的來源則由英諾達(dá)的EnCitius曜奇SVS的硬件仿真加速器來提供，二者相互配合，可以實(shí)現(xiàn)對(duì)設(shè)計(jì)的快速迭代。除此之外，英諾達(dá)正在開發(fā)的功耗優(yōu)化工具可以通過以上工具的分析評(píng)估結(jié)果，在早期對(duì)功耗進(jìn)行系統(tǒng)及全面地優(yōu)化。

結(jié)語

從低功耗設(shè)計(jì)驗(yàn)證工具LPC，到門級(jí)功耗靜態(tài)分析工具GPA，再到RTL級(jí)功耗分析工具RPA，英諾達(dá)在低功耗設(shè)計(jì)EDA工具道路上一年內(nèi)連邁三大步，書寫著本土EDA一次又一次的創(chuàng)新突破。展望未來，考慮到PPA的總體目標(biāo)不能僅僅集中在功耗上，行業(yè)更期待英諾達(dá)能繼續(xù)提供端到端的全流程低功耗解決方案來提高能耗效率，幫助用戶推出更有競(jìng)爭(zhēng)力的IC產(chǎn)品。

審核編輯：黃飛

?