促使EDA行業(yè)高速增長的原因分析

2019年第一季度，EDA行業(yè)營收額達(dá)到26億美元，使其成為EDA歷史上營收最為強(qiáng)勁的季度之一。系統(tǒng)設(shè)計、IP、人工智能，行業(yè)高速增長的秘密是什么？

根據(jù)電子系統(tǒng)設(shè)計（ESD）聯(lián)盟的數(shù)據(jù)顯示，2019年第一季度EDA行業(yè)營收額達(dá)到26億美元，較去年同期增長了16.3%。EDA銷售額的四個季度移動平均值（相比最近4個季度以及之前的4個季度）增加了6.1%，這也讓2019年第一季度成為EDA歷史上營收最為強(qiáng)勁的季度之一。

這一數(shù)據(jù)讓許多人跌破眼鏡，包括Mentor榮譽(yù)CEO兼ESD聯(lián)盟董事會成員Wally Rhines。他稍早前在接受《EE Times》采訪時表示，如今不僅是幾家備受關(guān)注的系統(tǒng)與云計算大廠開始設(shè)計自家芯片，同時還有越來越多的系統(tǒng)設(shè)計人員也開始使用EDA工具進(jìn)行系統(tǒng)級設(shè)計，使得購買EDA公司的數(shù)量越來越多。

人工智能對EDA行業(yè)的影響

推動EDA行業(yè)增長的，除了系統(tǒng)級設(shè)計之外，人工智能的影響也不可忽視。

“人工智能正在為半導(dǎo)體產(chǎn)業(yè)開啟數(shù)十年以來的最佳商機(jī)，很可能成為推動半導(dǎo)體行業(yè)進(jìn)入下一個十年增長周期的催化劑?！盡entor IC EDA執(zhí)行副總裁 Joseph Sawicki援引麥肯錫咨詢和普華永道的調(diào)研報告稱，過去無論是PC還是智能手機(jī)時代，機(jī)遇持續(xù)的時間并沒有這么長久。對半導(dǎo)體行業(yè)來說，即便是最火熱的移動時代，也只提供了價值20%的產(chǎn)值。而在人工智能時代，半導(dǎo)體公司將從技術(shù)堆棧（Technology Stack）上獲得50%左右的產(chǎn)值。

給人工智能領(lǐng)域帶來全新發(fā)展機(jī)遇的要素，一方面源自車聯(lián)網(wǎng)、智慧城市、物聯(lián)網(wǎng)及工業(yè)物聯(lián)網(wǎng)等領(lǐng)域正在將生成的海量數(shù)據(jù)源源不斷的傳送到云端，這一趨勢極大改變了現(xiàn)有的數(shù)據(jù)中心架構(gòu)；除了數(shù)據(jù)中心聚合之外，另一重要趨勢是大量的機(jī)器學(xué)習(xí)及人工智能設(shè)備和運算被部署在邊緣側(cè)，以加速數(shù)據(jù)處理及響應(yīng)過程。數(shù)據(jù)顯示，2016-2021年，邊緣計算年復(fù)合增長率將高達(dá)190%，增速顯著超越云端。

資本的走向也驗證了這一趨勢。2012-2019七年間，風(fēng)險投資機(jī)構(gòu)的資金走向主要集中在機(jī)器學(xué)習(xí)和人工智能領(lǐng)域，共獲得19.06億美元，其次為加密貨幣5.09億美元，高速通訊/5G 4.77億美元。

Alphabet公司董事長John Hennessy曾提出，摩爾定律的終結(jié)，以及更高速通用計算的到來，標(biāo)志著新的黃金時代已開啟。因此，無論是以軟件為中心，還是以硬件為中心的傳統(tǒng)思想都存在局限，特定域語言和架構(gòu)則更有希望。

Sawicki對此表示贊同，并認(rèn)為特定域（domain-specific）架構(gòu)將是實現(xiàn)下一波增長的關(guān)鍵動力。他列舉了一些特定領(lǐng)域的AI/深度學(xué)習(xí)控制器，其中，45款面向視力/面部識別，38款面向數(shù)據(jù)中心/云AI/HPC，36款面向邊緣計算，26款面向自動/輔助駕駛，14款面向深度學(xué)習(xí)訓(xùn)練，分列1-5位。值得一提的是，盡管GPU目前仍然是IC收入中最大的部分，但ASIC芯片的市場增速是最快的。

連接AI與和芯片設(shè)計的橋梁

一直以來，SoC芯片的設(shè)計方法學(xué)都是在RTL基礎(chǔ)上進(jìn)行驗證?！暗谌斯ぶ悄軙r代，人工智能/機(jī)器學(xué)習(xí)IP和IC設(shè)計在架構(gòu)優(yōu)化、功耗預(yù)算、芯片容量和高速I/O方面都面臨許多挑戰(zhàn)，IC設(shè)計師需要新的設(shè)計方法和工具，所以我鼓勵他們采用高階綜合（High-Level Synthesis， HLS）進(jìn)行更多探索。”之所以這樣表態(tài)，Sawicki說是因為在人工智能時代，算法開發(fā)平臺的設(shè)計語言是C或者C++等語言，為了實現(xiàn)統(tǒng)一原生的設(shè)計環(huán)境，最好使用同樣的芯片開發(fā)環(huán)境。

?

他把HLS比喻為“連接AI原生環(huán)境和芯片設(shè)計的橋梁”，可以借此幫助客戶更好地設(shè)計架構(gòu)、管理內(nèi)存分配和神經(jīng)網(wǎng)絡(luò)的寬度與縱深，以及決定在芯片內(nèi)部放置多少流水線等等，只有管理好這些要素，才能為垂直應(yīng)用提供經(jīng)過優(yōu)化的IC軟件體驗。

而一旦設(shè)計方法論發(fā)生轉(zhuǎn)變，那么驗證方法學(xué)也需要隨之改變。傳統(tǒng)集成電路的驗證方法就是測試規(guī)則、架構(gòu)和規(guī)范，而在AI時代，面臨更多的是垂直應(yīng)用，驗證通常發(fā)生在應(yīng)用層面。這就需要通過相關(guān)技術(shù)仿真出一個虛擬AI引擎，然后把算法數(shù)據(jù)推送到硬件仿真系統(tǒng)中的AI引擎上去執(zhí)行代碼處理和最終應(yīng)用，以便獲得整體的性能、功耗以及數(shù)據(jù)。這樣，在芯片尚未開發(fā)之時就能及早掌握整個系統(tǒng)的性能表現(xiàn)。

包括C/C++/System C HLS、HLS驗證以及低功耗HLS三大產(chǎn)品線在內(nèi)的Catapult HLS工具箱是Mentor面向HLS方法學(xué)推出的新產(chǎn)品。在此前的采訪中Mentor方面就曾表示，AI/機(jī)器學(xué)習(xí)需要進(jìn)入下一步抽象和功耗分析，HLS結(jié)果并不比手動編寫的RTL差，甚至更強(qiáng)，時間更快（能夠縮短4倍）。此外，HLS易于重映射多種技術(shù)，例如可以針對各種技術(shù)重映射相同C代碼，輕松切換工藝，快速探索可行的替代技術(shù)并確定最優(yōu)實現(xiàn)。而根據(jù)NVIDIA的反饋，在采用Catapult HLS工具后，Tegra X1芯片的驗證效率提高了50%，驗證成本降低了80%。

考慮到將AI引入EDA已是大勢所趨，目前，無論是在Pattern分析還是深度數(shù)據(jù)分析中，Mentor正在廣泛利用人工智能和機(jī)器學(xué)習(xí)，加速新產(chǎn)品和新技術(shù)的開發(fā)。比如Machine Learning OPC可以將光學(xué)鄰近效應(yīng)修正（OPC）輸出預(yù)測精度提升到納米級，同時將執(zhí)行時間縮短3倍。而在此之前，完成同樣的工作量，需要4000個CPU 不間斷地運行24小時；而在LFD中，通過機(jī)器學(xué)習(xí)既解決了海量未標(biāo)記數(shù)據(jù)的提取，同時也通過訓(xùn)練好的數(shù)據(jù)使預(yù)測更加精準(zhǔn)。結(jié)果顯示，與基于全芯片模型的仿真相比，在保持最佳精度的同時還使性能提高了10-20倍。

而在深度數(shù)據(jù)分析上，除了來自Solido的variation aware的設(shè)計外，采用RCD（root cause deconvolution）技術(shù)消除診斷結(jié)果噪聲，減少根因分析時間，發(fā)現(xiàn)其它隱藏較深導(dǎo)致良率問題的根源，也是非常典型的AI在EDA工具中的應(yīng)用。

來自名為PAVE 360新方案的一個運行結(jié)果。通過Mentor AI引擎讓自動駕駛車輛在虛擬環(huán)境中進(jìn)行駕駛，然后將虛擬數(shù)據(jù)與左圖中西門子駕駛安全輔助設(shè)計測試軟件SimcenterPrescan和右圖中西門子機(jī)電一體化系統(tǒng)仿真平臺Simcentor Amesim相連接，通過交互實現(xiàn)電子系統(tǒng)和機(jī)械系統(tǒng)一體化的仿真驗證過程。

這套系統(tǒng)對芯片廠商、OEM和Tier one廠商以及整車廠而言都是極具價值的。這意味著驗證測試人員不再需要開車幾千公里去驗證車輛的動力總成、底盤、乃至真實的道路環(huán)境，所有的一切在芯片、汽車、道路建成之前就會得到精確預(yù)測，極大提升了設(shè)計和制造的效率。

這一案例就是數(shù)字孿生（Digital Twin）技術(shù)的真正落地。其實西門子在并購Mentor之后，“還收購了很多與EDA相關(guān)的企業(yè)”，包括針對低頻設(shè)備的電磁和熱分析軟件開發(fā)商Infolytica、加強(qiáng)集成電路測試的方案提供商Sarokal、基于機(jī)器學(xué)習(xí)和變量認(rèn)知設(shè)計特征軟件開發(fā)商Solido、線束線纜分析設(shè)計公司Comsa、以及針對IC硬件隨機(jī)故障檢測的安全分析/自動校正和仿真工具開發(fā)商Austemper，用以加強(qiáng)Mentor在EDA 4.0設(shè)計和驗證工具的功能和性能。

“EDA 4.0”是Mentor中國區(qū)總經(jīng)理凌琳在ASPENCORE舉辦的“2019年中國IC領(lǐng)袖峰會”上首次提出的概念。與之相對應(yīng)的是，在EDA 1.0時代，基本都還是最原始的門級電路設(shè)計方法學(xué)；而到了EDA 2.0時代，開始引入RTL設(shè)計方法學(xué)，包括Cadence、Synopsys等公司相繼誕生；在EDA 3.0時代，設(shè)計輸入進(jìn)一步提高了抽象層次，引入了基于IP復(fù)用的SoC設(shè)計方法學(xué)，一些EDA公司開始并購IP廠商，同時ARM等獨立IP廠商迅速壯大。

隨著自動駕駛、物聯(lián)網(wǎng)、云計算平臺和智能家居等應(yīng)用場景都需要從IC到系統(tǒng)的完整方案，而特定域架構(gòu)的AI加速芯片可以滿足定制化要求。傳統(tǒng)的EDA門級、RTL甚至IP級設(shè)計都無法滿足這種芯片設(shè)計的綜合、仿真和驗證要求。Mentor因此提出了EDA 4.0的概念，即通過3D IC和SiP等新的芯片制造技術(shù)、ECAD/MCAD協(xié)同設(shè)計，以及虛擬/物理數(shù)字孿生系統(tǒng)設(shè)計等來實現(xiàn)AI系統(tǒng)、大數(shù)據(jù)分析和云計算應(yīng)用。
? ? ? ?責(zé)任編輯:tzh