印制電路板抑制干擾的措施有哪些

印制電路板設(shè)計是電子產(chǎn)品制作的重要環(huán)節(jié)，其合理與否不僅關(guān)系到電路在裝配、焊 接、調(diào)試和檢修過程中是否方便，而且直接影響到產(chǎn)品的質(zhì)量與電氣性能，甚至影響到電路功能能否實現(xiàn)。因此，掌握印制電路板的設(shè)計方法十分重要。

一般說來，印制電路板的設(shè)計不需要嚴(yán)謹(jǐn)?shù)睦碚摵途_的計算，布局排板并沒有統(tǒng)一的固定模式。對于同一張電路原理圖，因為思路不同、習(xí)慣不一、技巧各異，就會出現(xiàn)各種設(shè)計方案，結(jié)果具有很大的靈活性和離散性。

印制電路板的設(shè)計是電子知識的綜合運用，需要有一定的技巧和豐富的經(jīng)驗。這主要取決于設(shè)計者對電路原理的熟悉程度，以及元器件布局、布線的工作經(jīng)驗。對于初學(xué)者來說，首先就是要熟練掌握電路的原理和一些基本布局、布線原則。然后通過大量的實踐，在實踐中摸索、領(lǐng)悟并掌握布局、布線原則，積累經(jīng)驗，才能不斷地提高印制電路板的設(shè)計水平。

印制電路板上的干擾及抑制

干擾現(xiàn)象在整機調(diào)試中經(jīng)常出現(xiàn)，其原因是多方面的。不僅有外界因素造成的干擾（如電磁波），而且印制電路板絕緣基板的選擇、布線不合理、元器件布局不當(dāng)?shù)榷伎赡茉斐筛蓴_，這些干擾在電路設(shè)計和排版設(shè)計中如予以重視，則可完全避免。相反，如果不在設(shè)計中考慮，便會出現(xiàn)干擾，使設(shè)計失敗。

（一）電源干擾與抑制

任何電子產(chǎn)品都需要電源供電，并且絕大多數(shù)是由交流市電通過降壓、整流、穩(wěn)壓后供給。供電電源的質(zhì)量直接影響整機的技術(shù)指標(biāo)，而電源的質(zhì)量除原理設(shè)計本身外；工藝布線和印制電路板設(shè)計不合理，去耦電容放置的位置不正確，都會產(chǎn)生干擾，特別是交流電源的干擾。例如在圖2-7所示的穩(wěn)壓電路中，整流管接地過遠(yuǎn)，交流回路的濾波電容與直流電源 的取樣電阻共用一段導(dǎo)線接地，都會由于布線不合理導(dǎo)致直流回路彼此相連，造成交流信號對直流信號產(chǎn)生干擾，使電源質(zhì)量下降。

在印制電路板上，若直流電源的去耦電容所放位置不正確，也起不到去耦的作用。一般用鋁電解電容器（lOF左右）濾除低頻干擾并將其放置在電路板電源入口處（不推薦）；陶瓷電容器（0.1uF-680pF）用于濾除高頻干擾，必須將其靠近集成電路的電源端且與其地線連接 （推薦），如圖2-8所示。陶瓷電容的容量根據(jù)1C的速度和電路的工作頻率選擇，速度越快，頻率越高，電容量越小。

（二）磁場的干擾及抑制

印制電路板的特點是使元器件安裝緊湊、連接密集，這一特點無疑是印制電路板的優(yōu)點。如果設(shè)計不當(dāng)，這一特點就會給整機帶來麻煩。例如印制電路板分布參數(shù)造成的干擾、元器件相互之間的磁場干擾等，在排版設(shè)計中必須引起重視。

1.印制導(dǎo)線間的寄生耦合

兩條相距很近的平行導(dǎo)線，它們之間的分布參數(shù)可等效為相互耦合的電感和電容。當(dāng)信號從一條線中通過時，另一條線內(nèi)也會產(chǎn)生感應(yīng)信號，感應(yīng)信號的大小與電流的流向、原始的頻率及功率有關(guān)，此感應(yīng)信號就是由分布參數(shù)產(chǎn)生的干擾源。為了抑制這種干擾，排版前應(yīng)分析原理圖，區(qū)別強弱信號線，使弱信號線盡童短，并避免與其他信號 線平行；若不能避免平行線，可以拉開兩平行線的距離 或在兩平行導(dǎo)線間布上一根地線。對于雙面板，兩面的印制導(dǎo)線走向要相互垂直，盡量避免平行布線，如圖 2-9所示。這些措施可以減少分布參數(shù)造成的干擾。

2.磁性元件的干擾

磁性元件對電路也會造成干擾。例如，揚聲器、電磁鐵產(chǎn)生的恒定磁場，高頻變壓器、繼電器等產(chǎn)生的變化磁場，不僅對周圍元件產(chǎn)生干擾，同時對印制導(dǎo)線也會產(chǎn)生影響。抑制這些干擾的措施有：

1）兩個磁元件的相互位置應(yīng)使兩個磁場方向相互垂直，這樣做使它們之間的耦合最弱。

2）采用導(dǎo)磁材料對干擾源進行磁屏蔽，它有兩種形式：一是用屏蔽罩進行屏蔽，并且 屏蔽罩要良好接地；二是用鐵氧體磁珠套在元器件的引腳上實現(xiàn)屏蔽。

（三）熱干擾及抑制

溫度升高造成的干擾在印制電路板設(shè)計中也應(yīng)引起注意。例如，晶體管是一種溫度敏感 器件，特別是鍺材料的半導(dǎo)體器件，更易受環(huán)境溫度的影響而使工作點漂移，造成整個電路 性能發(fā)生變化，因而在排版時應(yīng)予以考慮。

1）對發(fā)熱元器件，應(yīng)優(yōu)先安排在有利于散熱的位置，盡量不要把幾個發(fā)熱元器件放在一起。必要時可單獨設(shè)置散熱片或加散熱用的風(fēng)扇以降低溫度對臨近元器件的影響。

2）對于溫度敏感的元器件，如晶體管、集成電路、大容量的電解電容器和其他熱敏元件等，不宜放在熱源附近或設(shè)備的上部。

（四）地線的公共阻抗干擾及抑制

電子線路工作時，需要直流電源供電，直流電源的某一極往往作為測量各點電壓的參考點，與此一極連接的導(dǎo)線即為電路的地線。它表示零電位的概念。但在實際的印制電路板上，由于地線具有一定的電阻和電感，在電路工作時，地線具有一定的阻抗，當(dāng)?shù)鼐€中有電流流過時，因阻抗的存在，必然在地線上產(chǎn)生壓降，這個壓降使地線上各點電位都不相等，這就對各級電路帶來影 響，如圖2-10所示。由于電源提供的電流，既有直流分量也有交流分量，因而在地線中，由于地線阻抗產(chǎn)生的電壓 降，除直流電壓降外，還有各種頻率成分的交流電壓降，這 些交流電壓降加在電路中，就形成了電路單元間的互相干擾。

實驗證明：流過印制導(dǎo)線的電流頻率越高，感抗成分占 整個阻抗的比例越大，干擾也就越大。例如，一塊銅箔厚度為35um的印制電路板，印制導(dǎo)線寬度為lmm，則每10mm的電阻值為左右，其電感量為4nH左右，用公式

計算一下感抗，在10MHz時Xl=0.25Ω，在1000MHz時則是25Ω。當(dāng)印制導(dǎo)線上瞬間有峰值1A的脈沖狀噪聲電流通過時，產(chǎn)生的噪聲壓降很大，影響電路正常工作，造成這類干擾的主要原因在于兩個以上回路共用一段地線。為克服地線公共阻抗的干擾，在地線布設(shè)時應(yīng)遵循以下幾個原則：

1）地線一般布設(shè)在印制電路板邊緣，以便于印制電路板安裝在機殼底座或機架上。

2）對低頻信號地線，采用一點接地的原則。如果形成多點接地，會出現(xiàn)閉合的接地環(huán)路，當(dāng)?shù)皖l或脈沖磁場穿過該環(huán)路時將產(chǎn)生磁感應(yīng)噪聲，于是不同接地點之間會出現(xiàn)地電位差，形成干擾。通常一點接地有以下兩種形式。

①串聯(lián)式一點接地，如圖2-11所示。各單元電路一點接地于公共地線，但各電路離電源遠(yuǎn)近不同，離電源最遠(yuǎn)的C回路因地線阻抗大所受的干擾大，而離電源最近的A回路因地線阻抗小所受的干擾最小。由于各電路抗干擾的能力不同，所以在這種地線系統(tǒng)中，除了要設(shè)計低阻抗地線外，還應(yīng)將易受干擾的敏感電路單元盡可能靠近電源。串聯(lián)式一點接地能有效地避免公共阻抗和接地閉合回路造成的干擾，而且簡單經(jīng)濟，在電路中被廣泛采用。

②并聯(lián)式一點接地，如圖2-12所示。以面積足夠大的銅箔作為接地母線，并直接接到電位基準(zhǔn)點，滯要接地的各部分就近接到該母線上。由于接地母線阻抗很小，故能夠把公共阻抗干擾減弱到允許程度。

3）在小信號模擬電路和大信號功放電路并存的電路中，采用大、小信號地線分開的辦法。大信號地線在布局時，接地點應(yīng)安排在靠近電源的地方；小信號地線在布局時，接地點應(yīng)安排在遠(yuǎn)離電源的地方。

4）髙頻電路宜采用多點接地。在高頻電路中應(yīng)盡童擴大印制電路板上地線的面積，這樣可以有效減少地線的阻抗。對于雙固板，可利用其中一個導(dǎo)電平面作為基準(zhǔn)地，需要接地的各部分可就近接到該基準(zhǔn)地上。由于導(dǎo)電平面的高頻阻抗很低，所以各處的基準(zhǔn)電位比較接近，可有效地減少地線的阻抗。

5）在一塊印制電路板上，如果同時布設(shè)模擬電路和數(shù)字電路，兩種電路的地線要完全 分開，如圖2-13所示。供電也要完全分幵，以抑制它們相互干擾。
責(zé)任編輯；zl