新興的PLL + VCO支持緊湊型LO的解決方案

新興的PLL + VCO （集成電壓控制振蕩器的鎖相環(huán)）技術(shù)能夠針對蜂窩/4G、微波無線電軍事等應用快速開發(fā)低相位噪聲頻率合成器，ADI集成頻綜產(chǎn)品的頻率覆蓋為25 MHz到13.6 GHz。

蜂窩/4G、微波無線電、測試設備和軍事子系統(tǒng)應用的無線電設計人員依賴高質(zhì)量本振（LO）來實現(xiàn)低BER（誤碼率）、低雜散輸出和低相位噪聲的系統(tǒng)級目標。所有的RF和微波通信和傳感器系統(tǒng)，無論是基于模擬還是數(shù)字調(diào)制，都需要干凈的LO信號源；無線電的容量越高，對LO信號的要求就越高。有許多不同架構(gòu)可用，但 產(chǎn)生穩(wěn)定LO源的最常用方法之一是將低相位噪聲電壓控制振蕩器（VCO）和穩(wěn)定基準電壓及鎖相環(huán)（PLL）組合構(gòu)成頻率合成器。不過，尋求最佳LO性能的設計人員必然會面臨PLL/頻率合成器、VCO、電荷泵及環(huán)路濾波器之間交互的諸多相關挑戰(zhàn)，更不用說由于電路板布局和不良電源噪聲所帶來的問題。

ADI的核心專長是在頻率生成元件方面，例如MMIC VCO、鎖相振蕩器（PLO）、低噪聲預分頻器、鑒頻鑒相器（PFD）和一系列RF輸入頻率達13.6 GHz的雙模式（小數(shù)/整數(shù)）PLL/頻率合成器IC。

表1和2中列出了業(yè)界領先的ADI集成VCO的PLL產(chǎn)品。這些集成VCO的PLL產(chǎn)品涵蓋從25 MHz到13.6 GHz的RF和微波頻率。

?

如圖1的功能框圖所示，這些產(chǎn)品采用標準5 mm × 5 mm和6 mm × 6 mm QFN塑料封裝實現(xiàn)了高級小數(shù)-N頻率合成器和超低噪聲VCO；這種高水平的集成最大程度地減少了外部元件數(shù)。設計針對超低相位噪聲商業(yè)和軍事應用，包括一個極低噪聲鑒頻鑒相器（PFD）、一個精密控制電荷泵和一個提供超精細頻率步進的高 級調(diào)制器設計。

圖1. ADI集成VCO的PLL產(chǎn)品功能框圖和典型應用電路

架構(gòu)具有超低近載波相位噪聲和低雜散，可實現(xiàn)較寬環(huán)路帶寬以及更快的跳頻和低顫噪；雜散輸出足夠低，因此在許多應用中不再需要價格昂貴的直接數(shù)字頻率合成（DDS）基準參考源。

適合RF市場應用的集成VCO的PLL

HMC830LP6GE是面向蜂窩/4G、微波回程IF以及測試和測量應用的八個集成VCO寬帶PLL產(chǎn)品之一。該系列的每一個產(chǎn)品都組合了高性能小數(shù)-N PLL/頻率合成器和低噪聲VCO。適合RF應用的集成VCO的PLL架構(gòu)使得高性能VCO可實現(xiàn)五伏以下電壓調(diào)諧（參見圖2）。環(huán)路濾波器中不再需要運算放大器，節(jié)省了成本和電路板空間，同 時改善了性能。集成VCO的PLL可以在一個極限溫度下鎖定，之后無需重新鎖定或重新校準即可在整個溫度范圍內(nèi)工作；該功能是高可靠性應用中所需要的，但是在有些其他競爭對手中并未提供該功能。

圖2. 集成VCO的PLL HMC830LP6GE的調(diào)諧電壓與頻率的關系

如圖3所示，這些器件具有出色的相位噪聲性能，無論就帶內(nèi)還是遠端噪底通常都優(yōu)于競爭對手10 dB，而且全部無需在低雜散或低噪聲模式間進行選擇。100 Hz至1 MHz范圍內(nèi)的集成噪聲通常為–55 dBc，等效于0.1°的rms抖動，或者FOUT = 1 GHz時278 fs rms。

圖3. 集成VCO的PLL HMC830LP6GE的SSB相位噪聲與偏移頻率的關系

如圖4所示，HMC830LP6GE與替代集成解決方案相比有明顯改善。

圖4. 最差雜散，固定50 Mhz基準，輸出頻率= 2 GHz

HMC830LP6GE頻帶邊沿處的溫度范圍性能穩(wěn)定，確保不會出現(xiàn)“壓差”。

例如，HMC830LP6GE在大于20 MHz的偏移頻率下產(chǎn)生大約5 dB近載波相位噪聲和7 dB相位噪底，與TI LMX2581相比，這兩個值都比較低。此外，HMC830LP6GE還提供優(yōu)越的雜散性能，在整個頻段的小數(shù)雜散低很多，整個頻譜輸出更干凈。

ADF5355集成VCO的PLL涵蓋同類最寬的頻譜55 MHz至13.6 GHz，而ADF4355-2的頻率范圍是55 MHz至4.4 GHz。兩款器件都集成了超低相位噪聲VCO，對于ADF4355-2而言在3.4 GHz下產(chǎn)生–138 dBc/Hz（1 MHz失調(diào)）相位噪聲，而ADF5355在6.8 GHz下產(chǎn)生–132 dBc/Hz（1 MHz失調(diào)）相位噪聲。

ADF5355和ADF4355-2采用新型VCO拓撲和架構(gòu)，并在開發(fā)過程中利用ADI新近獲得專利的先進SiGe-BiCMOS工藝，因而具有出色的VCO相位噪聲性能。在超寬帶寬RF和微波通信應用中，該超低相位噪聲具有改善整體系統(tǒng)誤碼率并提升數(shù)據(jù)吞吐速率的優(yōu)勢，可提供更佳的抗噪能力和更寬的動態(tài)范圍。

ADI最新的高性價比、超寬帶寬PLL頻率合成器IC還具有高達125 MHz相位比較器頻率和38位分辨率，可降低抖動并允許極為精細的步進大小，而相比分立式GaAs部署方案，采用高級BiCMOS工藝的集成式PLL和VCO可大幅降低封裝尺寸和功耗。另外，由于單個PLL頻率合成器的工作頻率可在55 MHz至13.6 GHz范圍內(nèi)配 置，因此設計人員可更為快速地對他們的系統(tǒng)設計進行重新配置，并減少器件庫存，同時依然支持多頻段。