我國(guó)集成電路產(chǎn)業(yè)現(xiàn)狀及其發(fā)展趨勢(shì) - 全文

　　集成電路發(fā)展趨勢(shì)

　　1、國(guó)內(nèi)外技術(shù)現(xiàn)狀及發(fā)展趨勢(shì)

　　目前，以集成電路為核心的電子信息產(chǎn)業(yè)超過(guò)了以汽車(chē)、石油、鋼鐵為代表的傳統(tǒng)工業(yè)成為第一大產(chǎn)業(yè)，成為改造和拉動(dòng)傳統(tǒng)產(chǎn)業(yè)邁向數(shù)字時(shí)代的強(qiáng)大引擎和雄厚基石。1999年全球集成電路的銷(xiāo)售額為1250億美元，而以集成電路為核心的電子信息產(chǎn)業(yè)的世界貿(mào)易總額約占世界GNP的3%，現(xiàn)代經(jīng)濟(jì)發(fā)展的數(shù)據(jù)表明，每l~2元的集成電路產(chǎn)值，帶動(dòng)了10元左右電子工業(yè)產(chǎn)值的形成，進(jìn)而帶動(dòng)了100元GDP的增長(zhǎng)。目前，發(fā)達(dá)國(guó)家國(guó)民經(jīng)濟(jì)總產(chǎn)值增長(zhǎng)部分的65%與集成電路相關(guān)；美國(guó)國(guó)防預(yù)算中的電子含量已占據(jù)了半壁江山（2001年為43.6%）。預(yù)計(jì)未來(lái)10年內(nèi)，世界集成電路銷(xiāo)售額將以年平均15%的速度增長(zhǎng)，2010年將達(dá)到6000~8000億美元。作為當(dāng)今世界經(jīng)濟(jì)競(jìng)爭(zhēng)的焦點(diǎn)，擁有自主版權(quán)的集成電路已曰益成為經(jīng)濟(jì)發(fā)展的命脈、社會(huì)進(jìn)步的基礎(chǔ)、國(guó)際競(jìng)爭(zhēng)的籌碼和國(guó)家安全的保障。

　　集成電路的集成度和產(chǎn)品性能每18個(gè)月增加一倍。據(jù)專(zhuān)家預(yù)測(cè)，今后20年左右，集成電路技術(shù)及其產(chǎn)品仍將遵循這一規(guī)律發(fā)展。 集成電路最重要的生產(chǎn)過(guò)程包括：開(kāi)發(fā)EDA（電子設(shè)計(jì)自動(dòng)化）工具，利用EDA進(jìn)行集成電路設(shè)計(jì)，根據(jù)設(shè)計(jì)結(jié)果在硅圓片上加工芯片（主要流程為薄膜制造、曝光和刻蝕），對(duì)加工完畢的芯片進(jìn)行測(cè)試，為芯片進(jìn)行封裝，最后經(jīng)應(yīng)用開(kāi)發(fā)將其裝備到整機(jī)系統(tǒng)上與最終消費(fèi)者見(jiàn)面。 20世紀(jì)80年代中期我國(guó)集成電路的加工水平為5微米，其后，經(jīng)歷了3、1、0.8、0.5、0.35微米的發(fā)展，目前達(dá)到了0.18微米的水平，而當(dāng)前國(guó)際水平為0.09微米（90納米），我國(guó)與之相差約為2-3代。

　?。?）設(shè)計(jì)工具與設(shè)計(jì)方法。隨著集成電路復(fù)雜程度的不斷提高，單個(gè)芯片容納器件的數(shù)量急劇增加，其設(shè)計(jì)工具也由最初的手工繪制轉(zhuǎn)為計(jì)算機(jī)輔助設(shè)計(jì)（CAD），相應(yīng)的設(shè)計(jì)工具根據(jù)市場(chǎng)需求迅速發(fā)展，出現(xiàn)了專(zhuān)門(mén)的EDA工具供應(yīng)商。目前，EDA主要市場(chǎng)份額為美國(guó)的Cadence、Synopsys和Mentor等少數(shù)企業(yè)所壟斷。中國(guó)華大集成電路設(shè)計(jì)中心是國(guó)內(nèi)唯一一家EDA開(kāi)發(fā)和產(chǎn)品供應(yīng)商。

　　由于整機(jī)系統(tǒng)不斷向輕、薄、小的方向發(fā)展，集成電路結(jié)構(gòu)也由簡(jiǎn)單功能轉(zhuǎn)向具備更多和更為復(fù)雜的功能，如彩電由5片機(jī)到3片機(jī)直到現(xiàn)在的單片機(jī)，手機(jī)用集成電路也經(jīng)歷了由多片到單片的變化。目前，SoC作為系統(tǒng)級(jí)集成電路，能在單一硅芯片上實(shí)現(xiàn)信號(hào)采集、轉(zhuǎn)換、存儲(chǔ)、處理和I/O等功能，將數(shù)字電路、存儲(chǔ)器、MPU、MCU、DSP等集成在一塊芯片上實(shí)現(xiàn)一個(gè)完整系統(tǒng)的功能。它的制造主要涉及深亞微米技術(shù)，特殊電路的工藝兼容技術(shù)，設(shè)計(jì)方法的研究，嵌入式IP核設(shè)計(jì)技術(shù)，測(cè)試策略和可測(cè)性技術(shù)，軟硬件協(xié)同設(shè)計(jì)技術(shù)和安全保密技術(shù)。SoC以IP復(fù)用為基礎(chǔ)，把已有優(yōu)化的子系統(tǒng)甚至系統(tǒng)級(jí)模塊納入到新的系統(tǒng)設(shè)計(jì)之中，實(shí)現(xiàn)了集成電路設(shè)計(jì)能力的第4次飛躍。

　　（2）制造工藝與相關(guān)設(shè)備。集成電路加工制造是一項(xiàng)與專(zhuān)用設(shè)備密切相關(guān)的技術(shù)，俗稱(chēng)“一代設(shè)備，一代工藝，一代產(chǎn)品”。在集成電路制造技術(shù)中，最關(guān)鍵的是薄膜生成技術(shù)和光刻技術(shù)。光刻技術(shù)的主要設(shè)備是曝光機(jī)和刻蝕機(jī)，目前在130nm的節(jié)點(diǎn)是以193nmDUV（Deep Ultraviolet Lithography）或是以光學(xué)延展的248nmDUV為主要技術(shù)，而在l00nm的節(jié)點(diǎn)上則有多種選擇：157nm DIJV、光學(xué)延展的193nm DLV和NGL.在70nm的節(jié)點(diǎn)則使用光學(xué)延展的157nm DIJV技術(shù)或者選擇NGL技術(shù)。到了35nm的節(jié)點(diǎn)范圍以下，將是NGL所主宰的時(shí)代，需要在EUV和EPL之間做出選擇。此外，作為新一代的光刻技術(shù)，X射線和離子投影光刻技術(shù)也在研究之中。

　?。?）測(cè)試。由于系統(tǒng)芯片（SoC）的測(cè)試成本幾乎占芯片成本的一半，因此未來(lái)集成電路測(cè)試面臨的最大挑戰(zhàn)是如何降低測(cè)試成本。結(jié)構(gòu)測(cè)試和內(nèi)置自測(cè)試可大大縮短測(cè)試開(kāi)發(fā)時(shí)間和降低測(cè)試費(fèi)用。另一種降低測(cè)試成本的測(cè)試方式是采用基于故障的測(cè)試。在廣泛采用將不同的IP核集成在一起的情況下，還需解決時(shí)鐘異步測(cè)試問(wèn)題。另一個(gè)要解決的問(wèn)題是提高模擬電路的測(cè)試速度。

　　（4）封裝。電子產(chǎn)品向便攜式/小型化、網(wǎng)絡(luò)化和多媒體化方向發(fā)展的市場(chǎng)需求對(duì)電路組裝技術(shù)提出了苛刻需求，集成電路封裝技術(shù)正在朝以下方向發(fā)展：

　?、俾?a target="_blank">芯片技術(shù)。主要有COB（ChipOI1Board）技術(shù)和Flip Chip（倒裝片）技術(shù)兩種形式。

　　②微組裝技術(shù)。是在高密度多層互連基板上，采用微焊接和封裝工藝組裝各種微型化片式元器件和半導(dǎo)體集成電路芯片，形成高密度、高速度、高可靠的三維立體機(jī)構(gòu)的高級(jí)微電子組件的技術(shù)，其代表產(chǎn)品為多芯片組件（MCM）。

　?、蹐A片級(jí)封裝。其主要特征是：器件的外引出端和包封體是在已經(jīng)過(guò)前工序的硅圓片上完成，然后將這類(lèi)圓片直接切割分離成單個(gè)獨(dú)立器件。

　?、軣o(wú)焊內(nèi)建層（Bumpless Build-Up Layer， BBLIL）技術(shù)。該技術(shù)能使CPIJ內(nèi)集成的晶體管數(shù)量達(dá)到10億個(gè)，并且在高達(dá)20GHz的主頻下運(yùn)行，從而使CPU達(dá)到每秒1億次的運(yùn)算速度。此外，BBUL封裝技術(shù)還能在同一封裝中支持多個(gè)處理器，因此服務(wù)器的處理器可以在一個(gè)封裝中有2個(gè)內(nèi)核，從而比獨(dú)立封裝的雙處理器獲得更高的運(yùn)算速度。此外，BBUL封裝技術(shù)還能降低CPIJ的電源消耗，進(jìn)而可減少高頻產(chǎn)生的熱量。

　?。?）材料。集成電路的最初材料是鍺，而后為硅，一些特種集成電路（如光電器件）也采用三五族（如砷化鎵）或二六族元素（如硫化鎘、磷化銦）構(gòu)成的化合物半導(dǎo)體。由于硅在電學(xué)、物理和經(jīng)濟(jì)方面具有不可替代的優(yōu)越性，故目前硅仍占據(jù)集成電路材料的主流地位。鑒于在同樣芯片面積的情況下，硅圓片直徑越大，其經(jīng)濟(jì)‘性能就越優(yōu)越，因此硅單晶材料的直徑經(jīng)歷了1、2、3、5、6、8英寸的歷史進(jìn)程，目前，國(guó)內(nèi)外加工廠多采用8英寸和12英寸硅片生產(chǎn)，16和18英寸（450mm）的硅單晶及其設(shè)備正在開(kāi)發(fā)之中，預(yù)計(jì)2016年左右18英寸硅片將投入生產(chǎn)。

　　此外，為了適應(yīng)高頻、高速、高帶寬的微波集成電路的需求，SoI （Silicon-on-Insulator）材料，化合物半導(dǎo)體材料和鍺硅等材料的研發(fā)也有不同程度的進(jìn)展。

　?。?）應(yīng)用。應(yīng)用是集成電路產(chǎn)業(yè)鏈中不可或缺的重要環(huán)節(jié)，是集成電路最終進(jìn)入消費(fèi)者手中的必經(jīng)之途。除眾所周知的計(jì)算機(jī)、通信、網(wǎng)絡(luò)、消費(fèi)類(lèi)產(chǎn)品的應(yīng)用外，集成電路正在不斷開(kāi)拓新的應(yīng)用領(lǐng)域，諸如微機(jī)電系統(tǒng)，微光機(jī)電系統(tǒng)，生物芯片（如DNA芯片），超導(dǎo)等。這些創(chuàng)新的應(yīng)用領(lǐng)域正在形成新的產(chǎn)業(yè)增長(zhǎng)點(diǎn)。

　　（7）基礎(chǔ)研究。基礎(chǔ)研究的主要內(nèi)容是開(kāi)發(fā)新原理器件，包括：共振隧穿器件（RTD）、單電子晶體管（SET）、量子電子器件、分子電子器件、自旋電子器件等。技術(shù)的發(fā)展使微電子在21世紀(jì)進(jìn)入了納米領(lǐng)域，而納電子學(xué)將為集成電路帶來(lái)一場(chǎng)新的革命。

　　2 我國(guó)集成電路產(chǎn)業(yè)現(xiàn)狀

　　我國(guó)集成電路產(chǎn)業(yè)起步于20世紀(jì)60年代，2001年全國(guó)集成電路產(chǎn)量為64億塊，銷(xiāo)售額200億元人民幣。2002年6月，共有半導(dǎo)體企事業(yè)單位（不含材料、設(shè)備）651家，其中芯片制造廠46家，封裝、測(cè)試廠108家，設(shè)計(jì)公司367家，分立期間廠商130家，從業(yè)人員11.5萬(wàn)人。設(shè)計(jì)能力0.18~0.25微米、700萬(wàn)門(mén)，制造工藝為8英寸、0.18~0.25微米，主流產(chǎn)品為0.35~0.8微米。

　　與國(guó)外的主要差距：一是規(guī)模小，2000年，國(guó)內(nèi)生產(chǎn)的芯片銷(xiāo)售額僅占世界市場(chǎng)總額的1.5%，占國(guó)內(nèi)市場(chǎng)的20%;二是檔次低，主流產(chǎn)品加工技術(shù)比國(guó)外落后兩代；三是創(chuàng)新開(kāi)發(fā)能力弱，設(shè)計(jì)、工藝、設(shè)備、材料、應(yīng)用、市場(chǎng)的開(kāi)發(fā)能力均不十分理想，其結(jié)果是今天受制于人，明天后勁乏力；四是人才欠缺。

　　總之，我國(guó)絕大多數(shù)電子產(chǎn)品仍處于流通過(guò)程中的下端，多數(shù)組裝型企業(yè)扮演著為國(guó)外集成電路廠商打工的角色，這種脆弱的規(guī)模經(jīng)濟(jì)模式，因其附加值極低，致使諸多產(chǎn)量世界第一的產(chǎn)品并未給企業(yè)和國(guó)家?guī)?lái)可觀的收益，反而使掌握關(guān)鍵技術(shù)的競(jìng)爭(zhēng)者通過(guò)集成電路打入中國(guó)市場(chǎng)，攫取了絕大部分的利潤(rùn)。

　　3 發(fā)展重點(diǎn)和關(guān)鍵技術(shù)

　　由于集成電路產(chǎn)品是所有技術(shù)的最終載體，是一切研究成果的最終體現(xiàn)，是檢驗(yàn)技術(shù)轉(zhuǎn)化為生產(chǎn)力的最終標(biāo)志，所以，產(chǎn)品是綱，技術(shù)是目，必須以?xún)蓚€(gè)核心產(chǎn)品為龍頭，帶動(dòng)兩組產(chǎn)品群的開(kāi)發(fā)。利用CPIJ技術(shù)開(kāi)發(fā)與之相關(guān)的MPU（微處理器）、MCU（微控制器）、DSP（數(shù)字信號(hào)處理器）等系列產(chǎn)品；利用3C芯片組的技術(shù)開(kāi)發(fā)與之相關(guān)的DVD、HDTV、數(shù)碼相機(jī)、數(shù)碼音響等專(zhuān)用集成電路系列產(chǎn)品。因此，未來(lái)一段時(shí)期，我國(guó)應(yīng)該開(kāi)發(fā)研究以下關(guān)鍵技術(shù)。

　?。?）亞100納米可重構(gòu)SoC創(chuàng)新開(kāi)發(fā)平臺(tái)與設(shè)計(jì)工具研究。當(dāng)前，集成電路加工已進(jìn)入亞100納米階段，與其對(duì)應(yīng)的設(shè)計(jì)工具尚無(wú)成熟產(chǎn)品推向市場(chǎng)，而我國(guó)EDA工具產(chǎn)品雖與世界先進(jìn)水平存有較大差距，但也具備了20多年的技術(shù)儲(chǔ)備和經(jīng)驗(yàn)積累，開(kāi)發(fā)亞100納米可重構(gòu)SoC創(chuàng)新開(kāi)發(fā)平臺(tái)與設(shè)計(jì)工具是實(shí)現(xiàn)我國(guó)集成電路產(chǎn)業(yè)跨越式發(fā)展的重要機(jī)遇。

　　該項(xiàng)目主要內(nèi)容包括：基于亞100納米工藝的集成電路設(shè)計(jì)方法學(xué)研究與設(shè)計(jì)工具開(kāi)發(fā)、可重構(gòu)SoC創(chuàng)新開(kāi)發(fā)平臺(tái)技術(shù)與IP測(cè)評(píng)技術(shù)研究、數(shù)模混合與射頻電路設(shè)計(jì)技術(shù)研究與設(shè)計(jì)工具開(kāi)發(fā)等。

　　（2）SoC設(shè)計(jì)平臺(tái)與SIP重用技術(shù)?；谄脚_(tái)的SoC設(shè)計(jì)技術(shù)和硅知識(shí)產(chǎn)權(quán)（SIP）的重用技術(shù)是SoC產(chǎn)品開(kāi)發(fā)的核心技術(shù)，是未來(lái)世界集成電路技術(shù)的制高點(diǎn)。

　　項(xiàng)目主要內(nèi)容包括：嵌入式CPU、DSP、存儲(chǔ)器、可編程器件及內(nèi)部總線的SoC設(shè)計(jì)平臺(tái)；集成電路IP的標(biāo)準(zhǔn)、接口、評(píng)測(cè)、交易及管理技術(shù)；嵌入式CPII主頻達(dá)IGHz，并有相應(yīng)的協(xié)處理器；在信息安全、音視頻處理上有10~12種平臺(tái)；集成電路IP數(shù)量達(dá)100種以上等。

　?。?）新興及熱門(mén)集成電路產(chǎn)品開(kāi)發(fā)。項(xiàng)目主要內(nèi)容包括：64位通用CPU以及相關(guān)產(chǎn)品群、3C多功能融合的移動(dòng)終端芯片組開(kāi)發(fā)（802.11協(xié)議）、網(wǎng)絡(luò)通信產(chǎn)品開(kāi)發(fā)、數(shù)字信息產(chǎn)品開(kāi)發(fā)、平面顯示器配套集成電路開(kāi)發(fā)等。

　?。?）10納米1012赫茲CMOS研究。項(xiàng)目的研究對(duì)象為特征寬度為10nm的CMOS器件，主要內(nèi)容有：Silicon on Insulator（SOI）技術(shù)、雙柵介質(zhì)結(jié)構(gòu)（Double Gate Structure）技術(shù)、應(yīng)變硅襯底（Strained Si）技術(shù)、高介電常數(shù)柵介質(zhì)技術(shù)（High-k）、金屬電極技術(shù)（Metal Gate）、超淺結(jié)形成技術(shù)（Ultra Shallow Junction）、低介電常數(shù)介質(zhì)材料（low-K）的選擇、制備及集成、銅互聯(lián)技術(shù)的完善、CMP技術(shù)、清洗技術(shù)等。

　?。?）12英寸90/65納米微型生產(chǎn)線。項(xiàng)目主要內(nèi)容有：等離子體氮化柵SiON薄膜（等效膜厚《1.5nm）的形成工藝；Hf02、Zr02等新型高介電常數(shù)（high-K）棚介質(zhì)的制備方法、high-K/Si界面質(zhì)量控制、high-K柵介質(zhì)的穩(wěn)定性和可靠性，探索金屬柵新結(jié)構(gòu)的制備工藝，獲得適用于65nm CMOS制造的新型柵疊層（gate stack）結(jié)構(gòu)技術(shù)；超淺結(jié)形成技術(shù)、Co-Ni系自對(duì)準(zhǔn)金屬硅化物接觸互連技術(shù)結(jié)合Si/SiGe選擇外延技術(shù)，探索提升源漏新結(jié)構(gòu)的制備方法、形成超低接觸電阻率金半接觸體系，獲得適用于納米CMOS制造的新型超淺結(jié)和自對(duì)準(zhǔn)金屬硅化物技術(shù)；多晶SiGe電極的形成方位，獲得低耗盡多晶柵電極、低阻抗的柵電極形成技術(shù)；研究銅/低介電常數(shù)介質(zhì)（Cu/low-K）制備方法、low-K的穩(wěn)定性及可加工性、Cu/low-K界面可靠性和質(zhì)量控制，獲得適用于納米CMOS器件的后端互連技術(shù)等。

　?。?）高密度集成電路封裝的工業(yè)化技術(shù)。項(xiàng)目主要內(nèi)容包括：系統(tǒng)集成封裝技術(shù)、50微米以下的超薄背面減薄技術(shù)、圓片級(jí)封裝技術(shù)、無(wú)鉛化產(chǎn)品技術(shù)等。

　?。?）SoC關(guān)鍵測(cè)試技術(shù)研究。項(xiàng)目主要內(nèi)容包括：通過(guò)5~10年，在國(guó)內(nèi)建立若干個(gè)支持千萬(wàn)門(mén)級(jí)、1GHz、1024Pin的SoC設(shè)計(jì)驗(yàn)證平臺(tái)和生產(chǎn)測(cè)試平臺(tái)；SoC設(shè)計(jì)一測(cè)試自動(dòng)鏈接技術(shù)研究；DFT的測(cè)試實(shí)現(xiàn)和相關(guān)工具開(kāi)發(fā)；高頻、高精度測(cè)試適配器自主設(shè)計(jì)技術(shù)g測(cè)試程序設(shè)計(jì)方法及建庫(kù)技術(shù)；關(guān)鍵測(cè)試技術(shù)研究；SoC產(chǎn)業(yè)化測(cè)試關(guān)鍵技術(shù)研究等。

　　（8）直徑450mm硅單晶及拋光片制備技術(shù)。根據(jù)國(guó)際半導(dǎo)體發(fā)展指南預(yù)測(cè)，直徑450mm硅單晶及拋光片將有可能在2016年左右投入應(yīng)用，成為30Omm之后大規(guī)模應(yīng)用的硅片。預(yù)計(jì)屆時(shí)DRAM的線寬將達(dá)到22nm，對(duì)硅拋光片的質(zhì)量將達(dá)到前所未有的高度，比如，硅片的局部平整度要≤22nm，每片大于11nm的表面顆粒≤95個(gè)，晶體缺陷（氧化層錯(cuò)）密度≤0.2個(gè)/cm2.這些都將對(duì)現(xiàn)有硅片加工技術(shù)提出挑戰(zhàn)，需要研發(fā)大量的創(chuàng)新性技術(shù)，從而將帶動(dòng)整個(gè)精細(xì)加工技術(shù)的發(fā)展和進(jìn)步，而450mm硅片的開(kāi)發(fā)和應(yīng)用將帶動(dòng)整個(gè)微電子領(lǐng)域的跨越式發(fā)展。以每個(gè)DRAM芯片預(yù)計(jì)面積238mm2記，每片硅片上將可以生產(chǎn)500個(gè)以上的芯片，這將大大提高生產(chǎn)效率，其應(yīng)用范圍將十分廣泛。

　?。?）應(yīng)變硅材料制備技術(shù)。應(yīng)變硅的電子和空穴遷移率明顯高于普通的無(wú)應(yīng)變硅材料，其中以電子遷移率提高尤為明顯。以Si0.8Ge0.2層上的應(yīng)變硅為例，其電子遷移率可以提高50%以上，這大大提高了NMOS器件的性能，對(duì)高速高頻器件來(lái)說(shuō)有至關(guān)重要的作用。對(duì)現(xiàn)有的許多集成電路生產(chǎn)線而言，如果采用應(yīng)變硅材料，則可以在基本不增加投資的情況下使生產(chǎn)的IC性能明顯改善，還可以大大延長(zhǎng)花費(fèi)巨額投資建成的IC生產(chǎn)線的使用年限。

　　目前有希望在未來(lái)幾年內(nèi)獲得應(yīng)用的應(yīng)變硅材料是采用應(yīng)變Si/SiGe/Si02（SOI）結(jié)構(gòu)：在無(wú)應(yīng)變的SiGe層上的Si層因二者間品格參數(shù)的差異而形成應(yīng)變硅，下面的Si02可以起到電學(xué)隔離作用，這是淺結(jié)（全耗盡）器件所必須的。預(yù)計(jì)到2010~2013年，SiGe層中Ge的摩爾含量可以做到10%~20%，應(yīng)變硅的電子遷移率可以比無(wú)應(yīng)變硅提高約30%~70%.

　?。?0）60納米節(jié)點(diǎn)刻蝕設(shè)備（介質(zhì)刻蝕機(jī)）。項(xiàng)目主要內(nèi)容：要求各向異性刻蝕，刻出符合CD偏差要求的線條；刻蝕剖面（Etch Profile）接近900;大面積片子上要保持均勻他密集線條與孤立線條要求刻蝕速率的一致，即要求小的微負(fù)載效應(yīng)；在柵刻蝕中避免將柵刻穿，要求不同材料的刻蝕速率要大，即選擇比較大；為了保持各向異性刻蝕的剖面，刻蝕過(guò)程中要形成側(cè)壁鈍化，并要考慮刻蝕后的清除；要提高刻蝕成品率必須設(shè)法降低缺陷密度和缺陷尺寸；要解決所謂天線效應(yīng)造成的Plasma電荷積累損傷；對(duì)刻蝕殘留物要解決自清洗問(wèn)題，以提高二次清洗間平均間隔時(shí)間（MTBC）和縮短清洗和恢復(fù)平均時(shí)間（MTTCR）以提高開(kāi)機(jī)時(shí)間需要解決新一代光刻膠帶來(lái)的線條邊緣粗糙度問(wèn)題，等一系列新問(wèn)題。而對(duì)于大生產(chǎn)設(shè)備而言，還要解決生產(chǎn)率，重復(fù)性、成品率，耐久性、可靠性、安全環(huán)保和較大的工藝窗口等諸多問(wèn)題。

　?。?1）60納米節(jié)點(diǎn)曝光設(shè)備（F2準(zhǔn)分子激光曝光機(jī)）。F2準(zhǔn)分子激光步進(jìn)掃描機(jī)將從70nm介入，可引伸到50nm，因此它涵蓋了60nm技術(shù)節(jié)點(diǎn)，與下一代曝光（NGL）比，最為重要的是可在大氣下工作，而NGL都要在真空中進(jìn)行。據(jù)SEMATECH比較，157成本比EUV低，而產(chǎn)量比它們高，157是光學(xué)曝光技術(shù)平臺(tái)的延伸，更能為用戶接受，157的研發(fā)可借用很多193機(jī)的部件，157機(jī)的成本約$2000萬(wàn)/臺(tái)。現(xiàn)在ASML公司和SVGL公司合并后與Carl Zeiss， AMD， Motorola， Philips，TSMC等公司宣布2003年推出生產(chǎn)型157nm曝光機(jī)，分辨率為70nm，預(yù)計(jì)在2004年包括抗蝕劑、掩模、工藝及設(shè)備本身將完全成熟，在2005年后可能承擔(dān)大量生產(chǎn)的工藝任務(wù)，若增加分辨率增強(qiáng)技術(shù)（RET）就能夠做到50nm工藝。157nm的設(shè)備根據(jù)SVGL設(shè)計(jì)共18個(gè)部件，其中需要6個(gè)新部件，他們是曝光光源、光束傳輸系統(tǒng)、照明光學(xué)系統(tǒng)、劑量/曝光量控制、投影光學(xué)和環(huán)境控制系統(tǒng)。從材料上講，用CaF2材料制作的分束器立方體的單晶和制造是十分關(guān)鍵的問(wèn)題，SVGL已發(fā)展出了15寸CaF2大單晶鍵。此外窄帶寬激光器、折反射光學(xué)系統(tǒng)等關(guān)鍵技術(shù)問(wèn)題均有待突破。