利用ADMS平臺(tái)加速混合信號(hào)集成電路設(shè)計(jì)

利用ADMS平臺(tái)加速混合信號(hào)集成電路設(shè)計(jì)

越來越多的設(shè)計(jì)正向混合信號(hào)發(fā)展，IBS公司預(yù)測(cè)顯示，到2006年所有集成電路設(shè)計(jì)中有73%將為混合信號(hào)設(shè)計(jì)。目前混合信號(hào)技術(shù)成為EDA業(yè)內(nèi)最為熱門的話題。深亞微米及納米技術(shù)的發(fā)展促使芯片設(shè)計(jì)與制造由單個(gè)IC、ASIC向SoC轉(zhuǎn)變，現(xiàn)在SoC也由數(shù)字SoC全面轉(zhuǎn)向混合SoC，成為真正意義上的系統(tǒng)級(jí)芯片?；旌闲盘?hào)設(shè)計(jì)可以減少成本，減小電路外形尺寸，并提供更好的功能。

芯片驗(yàn)證占芯片設(shè)計(jì)50%到70%的工作量，大量的人力、硬件以及時(shí)間資源都消耗在驗(yàn)證上。隨著芯片復(fù)雜度上升，驗(yàn)證工作無論從復(fù)雜性或工作量上都在呈指數(shù)上升。因此，驗(yàn)證技術(shù)是混合信號(hào)技術(shù)的關(guān)鍵所在。

人們很難明確區(qū)分具備少許數(shù)字功能的模擬芯片或能夠?qū)崿F(xiàn)某些模擬功能的數(shù)字芯片與混合信號(hào)芯片的區(qū)別。即使在工藝上，模擬芯片也越來越多采用CMOS工藝取代傳統(tǒng)的BiCMOS工藝。混合信號(hào)集成電路的標(biāo)準(zhǔn)應(yīng)該是它在數(shù)字和模擬方面都具備重要功能，而不簡(jiǎn)單的是在數(shù)字芯片中嵌有一些模擬電路或者模擬芯片中嵌入一些數(shù)字電路。

對(duì)于中國(guó)的集成電路設(shè)計(jì)師來說，混合信號(hào)設(shè)計(jì)的概念雖然早已有之，但真正使用混合信號(hào)設(shè)計(jì)的技術(shù)并不多，大多只是采用傳統(tǒng)的方法，比如數(shù)字部分用HDL寫好，然后進(jìn)行仿真、綜合、布局布線；模擬部分畫出電路圖，用Spice仿真在進(jìn)行版圖設(shè)計(jì)；最后將兩部分拼接在一起。而真正的混合信號(hào)設(shè)計(jì)需要結(jié)合數(shù)字和模擬，作整體上的考慮以及驗(yàn)證，需要更靈活的設(shè)計(jì)思路。

混合信號(hào)SoC設(shè)計(jì)面臨這樣的挑戰(zhàn)：行為級(jí)的數(shù)字與晶體管級(jí)的模擬的混合、HDL語言驅(qū)動(dòng)的數(shù)字與原理圖驅(qū)動(dòng)的模擬的混合、自上而下的數(shù)字與自下而上的模擬的混合。它不再是傳統(tǒng)的數(shù)字設(shè)計(jì)或者傳統(tǒng)的模擬設(shè)計(jì)，也不是數(shù)字設(shè)計(jì)與模擬設(shè)計(jì)的簡(jiǎn)單疊加，混合信號(hào)設(shè)計(jì)提出了新的設(shè)計(jì)概念，必須使用全新的設(shè)計(jì)流程。

ADMS解決方案

EDA公司已充分意識(shí)到這一技術(shù)需求，領(lǐng)先的三大供應(yīng)商——Mentor Graphics、Synopsys和Cadence在幾年前就開始整合或研發(fā)模擬和混合信號(hào)工具和技術(shù)。下面我們以Mentor Graphics的混合驗(yàn)證平臺(tái)Advance MS(ADMS)為例說明它是如何解決混合信號(hào)設(shè)計(jì)難題的。

在了解ADMS之前，我們先來看看與ADMS相關(guān)的幾個(gè)EDA設(shè)計(jì)工具。

1. HDL仿真工具M(jìn)odelSim

ModelSim是目前最流行的數(shù)字仿真器，早已被中國(guó)用戶所熟悉，其成熟技術(shù)眾所周知，這里不作具體介紹。

2. SPICE仿真工具Eldo

模擬電路設(shè)計(jì)最重要的部分即在電路仿真部分。SPICE的全稱為Simulation Program on IC Emphasis，由美國(guó)加州大學(xué)伯克萊分校創(chuàng)建于上世紀(jì)70年代，從此成為電路仿真的經(jīng)典方法，現(xiàn)在的電路仿真基本上都采用SPICE方法。SPICE程序是公開源碼的，現(xiàn)在流行的各種版本SPICE都是由UCB SPICE衍生而來。HSPICE開發(fā)于1981年，是第一個(gè)成功的商用SPICE。Eldo則是最近幾年的SPICE新星，其研發(fā)組位于法國(guó)，在歐洲，基本上設(shè)計(jì)中使用的SPICE都是Eldo，最近Eldo也開始在北美及亞洲地區(qū)推廣。

評(píng)價(jià)一個(gè)仿真器可以從準(zhǔn)確度、速度、容量、收斂性、控制界面、功能以及工藝廠商的支持等方面進(jìn)行。

第一，準(zhǔn)確度。Eldo通過基爾霍夫電流約束進(jìn)行全局檢查，對(duì)收斂嚴(yán)格控制，保證了精度。Eldo在傳統(tǒng)SPICE使用的牛頓－拉普森(即NR)算法外，增加了OSR和IEM算法，新算法使得Eldo比傳統(tǒng)SPICE更為精確。

第二，速度。Eldo使用的新算法還增加了仿真速度，仿真速度達(dá)到一般SPICE的3到10倍。Eldo還可以對(duì)不同的電路子模塊采用不同的算法，比如對(duì)數(shù)字電路模塊采用速度快得多的OSR算法，大大提升了速度。尤其值得一提的是，Eldo本身還支持行為級(jí)的描述。從這個(gè)意義上看，Eldo不僅僅是一個(gè)SPICE，還是一個(gè)混合仿真器。

第三，容量。Eldo可以仿真大規(guī)模的電路，最大可以達(dá)到30萬個(gè)晶體管。

第四，收斂性。在收斂性上，Eldo采用了先進(jìn)的技術(shù)如DC convergence引入的分割概念(在不收斂時(shí)對(duì)電路自動(dòng)進(jìn)行分割再組合，更改了Matrix)，提升了收斂性。

第五，控制界面。Eldo的使用相當(dāng)簡(jiǎn)單。Eldo可以單獨(dú)使用(即命令行方式)，也可以集成到電路圖編輯工具環(huán)境中，如Mentor Graphics的DA IC或者Cadence的Schematics Composer中。Eldo的輸入文件格式可以是標(biāo)準(zhǔn)的SPICE，也可以是HSPICE的格式。事實(shí)上，HSPICE的輸入文件，包括網(wǎng)表、控制語句、庫文件，不需要經(jīng)過任何修改，即可由Eldo進(jìn)行仿真。此外關(guān)于控制界面，Eldo還具有一個(gè)Shell，通過這個(gè)Shell，用戶可以中斷正在進(jìn)行中的仿真，進(jìn)行數(shù)據(jù)交換，調(diào)整仿真條件或參數(shù)設(shè)置，與Eldo進(jìn)行互動(dòng)。這樣解決了仿真一旦運(yùn)行就不能進(jìn)行任何控制的問題。

第六，功能。除了提供其它SPICE幾乎全部的功能外，Eldo本身擁有自己獨(dú)特的功能。Eldo擁有全面的分析功能，還可以進(jìn)行各種參數(shù)的掃描。Eldo還可以進(jìn)行RC Reduction、保存與續(xù)仿真等等功能。

第七，工藝廠商支持。電路仿真離不開具體工藝線的實(shí)際情況，SPICE程序必須得到工藝廠商的支持。目前世界上大多數(shù)代工廠商都開始支持Eldo，如臺(tái)積電、臺(tái)聯(lián)電、特許半導(dǎo)體、ST等。用戶還可以使用自己定義的Model。此外，由于Eldo對(duì)HSPICE完全兼容，甚至到Model，Eldo用戶完全可以采用代工廠商提供的HSPICE的模型。

3. Mach

SPICE仿真的特點(diǎn)是精度高、速度慢。做模擬電路設(shè)計(jì)時(shí)，用SPICE仿真一般可以滿足要求。但是當(dāng)電路規(guī)模增加、尤其是增加了晶體管級(jí)描述的數(shù)字電路部分之后，SPICE顯得過慢。相同的仿真條件下，SPICE的仿真時(shí)間隨著晶體管的增加甚至不是線性上升，而是呈指數(shù)次方上升。這樣電路仿真成為設(shè)計(jì)的瓶頸，這一點(diǎn)在后仿真階段也經(jīng)常遇到。

于是Mach作為Fast-SPICE應(yīng)運(yùn)而生。Mach在Eldo的基礎(chǔ)上，通過查表方式的晶體管模型迅速提高了仿真速度。相比Eldo，Mach可以將仿真速度提升10～1,000倍。速度提升犧牲的是精度，不過損失的精度能夠控制在3%之內(nèi)。Mach的處理容量也是非常巨大的，最大可以達(dá)到2,000萬個(gè)器件。于是對(duì)于一些精度要求不是非常嚴(yán)格的設(shè)計(jì)，當(dāng)需要快速驗(yàn)證時(shí)，Mach成為必需，如存儲(chǔ)器設(shè)計(jì)。

ADMS是一個(gè)混合信號(hào)驗(yàn)證平臺(tái)，集成了以上三種工具的技術(shù)。對(duì)模擬電路部分，采用Eldo的仿真算法，或者M(jìn)ach的快速仿真算法；對(duì)數(shù)字部分，采用ModelSim的仿真算法。但是ADMS并不是這些工具簡(jiǎn)單拼起來，它有單一的內(nèi)核引擎。

采用ADMS進(jìn)行設(shè)計(jì)，傳統(tǒng)的數(shù)字設(shè)計(jì)流程和模擬設(shè)計(jì)流程被打散并重新組合，設(shè)計(jì)師可以在任何階段對(duì)電路進(jìn)行驗(yàn)證，數(shù)字設(shè)計(jì)和模擬設(shè)計(jì)通過ADMS組成一個(gè)整體。

最新發(fā)布的ADMS4.0版增加了SystemVerilog語言和SystemC支持，這使得ADMS支持的語言達(dá)到了八種，即VHDL、Verilog、SPICE、VHDL-AMS、Verilog-AMS、SystemVerilog、SystemC 以及C，涵蓋了目前大部分的集成電路設(shè)計(jì)語言。這使得用ADMS進(jìn)行設(shè)計(jì)時(shí)方法靈活多變，而工具卻只有一個(gè)。輸入ADMS的文件可以只有一個(gè)，不管其中的內(nèi)容是HDL、SPICE，還是C語言，ADMS都可以讀入，并自動(dòng)進(jìn)行處理，給出仿真結(jié)果，例如在模擬電路中引入一個(gè)HDL描述的IP，或者是工具附帶單元庫里的一個(gè)VHDL-AMS行為級(jí)描述的運(yùn)放單元，各種語言可以無縫地組合到一起。

ADMS提供了靈活的使用方式。它既可以集成到Mentor Graphics的電路圖編輯工具DA-IC中，也可以集成到Cadence的Schematics Composer中(圖3)，另外還可以單獨(dú)使用。應(yīng)用時(shí)ADMS的界面與經(jīng)典的ModelSim相似，操作簡(jiǎn)單，其樹狀結(jié)構(gòu)顯示使得整個(gè)設(shè)計(jì)一目了然。使用時(shí)只需要讀入輸入的各種文本文件(可以以數(shù)字結(jié)構(gòu)為最頂端層次，也可以以模擬結(jié)構(gòu)為最頂端層次)，即可由ADMS進(jìn)行仿真和調(diào)試。

ADMS的輸出文件可以被其它工具的多種波形觀察工具查看和計(jì)算，不過ADMS附帶有兩個(gè)功能強(qiáng)大的波形處理工具Xelga和EZwave，可以同時(shí)處理數(shù)字和模擬信號(hào)，并進(jìn)行各種操作與運(yùn)算。

Eldo RF在Eldo的基礎(chǔ)上發(fā)展而來，針對(duì)射頻電路使用了新的技術(shù)，ADMS也可以擴(kuò)展到ADMS RF，成為針對(duì)射頻混合信號(hào)SoC設(shè)計(jì)的工具。

ADMS附帶了很多行為級(jí)描述的單元庫，稱為CommLib，其中包括三百多種常見的基本單元，如ADC、DAC、PLL、Σ-Δ、OP等等。各種庫提供了大量的接口參數(shù)供修改，在設(shè)計(jì)中可以直接調(diào)用這些單元庫，增加仿真速度，以及方便調(diào)試電路。CommLib還有一個(gè)“行為級(jí)模型校正”(BMC，Behavior Model Calibration)的功能，通過BMC以及ADMS的驗(yàn)證，可以將所設(shè)計(jì)的電路圖抽象到行為級(jí)。在仿真的時(shí)候，行為級(jí)的仿真速度比晶體管級(jí)快1,000倍，這樣可以將部分電路抽象到行為級(jí)，從而增加仿真速度，并方便調(diào)試。抽象化技術(shù)在大規(guī)模電路設(shè)計(jì)中越來越得到頻繁應(yīng)用。

本文小結(jié)

ADMS是一種真正意義上的模擬/混合仿真工具，它可提供全面的語言與設(shè)計(jì)方法支持。目前，中國(guó)真正在做混合信號(hào)設(shè)計(jì)的設(shè)計(jì)師雖然不多，但毫無疑問，正在逐漸增加。那么，究竟在什么樣的情況下，需要轉(zhuǎn)到混合信號(hào)設(shè)計(jì)呢？也許可以簡(jiǎn)單地作這樣一個(gè)描述：當(dāng)使用HDL仿真器的數(shù)字電路設(shè)計(jì)工程師面臨增長(zhǎng)的模擬部分和模擬電路行為，卻苦于不足的模型以及仿真精度時(shí)；當(dāng)使用SPICE或者FastSPICE的模擬電路設(shè)計(jì)工程師，面臨增長(zhǎng)的數(shù)字復(fù)雜度以及大規(guī)模，苦于仿真速度過慢時(shí)。這些時(shí)候，采用混合信號(hào)設(shè)計(jì)，就可以提升設(shè)計(jì)速度和效率以及設(shè)計(jì)水平，并降低產(chǎn)品成本。