時序約束 - 芯片-封裝協(xié)同設(shè)計方法優(yōu)化SoC設(shè)計

由于時序約束的原因，芯片北側(cè)是固定的接口。因此北側(cè)的封裝球需要重新分配，以匹配固定的芯片接口。

　　在芯片的南側(cè)，設(shè)計師可以自由地優(yōu)化封裝球分配和芯片I/O焊盤布局。用白色高亮顯示的區(qū)域具有固定的芯片或封裝約束。

　　這里的挑戰(zhàn)在于，自動設(shè)計芯片I/O焊盤的版圖、倒裝芯片的凸點和封裝球，并且同時滿足芯片和封裝中的固定約束。在沒有一體化協(xié)同設(shè)計工具的條件下，這項工作需要花上數(shù)周的人工設(shè)計時間。芯片或封裝側(cè)的任何后續(xù)變化可能還需要好幾天的數(shù)據(jù)同步。

　　一體化芯片-封裝協(xié)同設(shè)計系統(tǒng)可以同時處理封裝和芯片約束。芯片和封裝之間的數(shù)據(jù)同步可以由約束主導(dǎo)的I/O布局、凸點分配和封裝球分配引擎自動完成。

?

　　圖2：利用一體化芯片-封裝協(xié)同設(shè)計系統(tǒng)滿足封裝和芯片約束條件。

　　圖2(a)是在沒有封裝約束的初始芯片I/O布局后的設(shè)計狀態(tài)。由于采用了固定封裝球，封裝是不可布線的。

　　圖2(b)是在東側(cè)和西側(cè)完成封裝主導(dǎo)的I/O布局后的結(jié)果，其中I/O單元被替換了，凸點也重新進(jìn)行了分配，以確保到固定封裝球的可布線性。

　　圖2(c)是在芯片北側(cè)完成芯片主導(dǎo)的封裝球分配后的結(jié)果，其中封裝球進(jìn)行了重新分配，以確保到芯片上固定I/O接口的可布線性。

　　圖2(d)是設(shè)計完成后的結(jié)果，其中工具已經(jīng)自動完成芯片I/O布局、凸點分配以及南側(cè)封裝球分配的優(yōu)化工作。受約束的自動化操作可在數(shù)分鐘或數(shù)小時內(nèi)完成這項任務(wù)，而相應(yīng)的人工操作則需要花費數(shù)天、甚至數(shù)周的時間。

　　設(shè)計修改

　　設(shè)計修改可能發(fā)生在設(shè)計規(guī)劃階段的早期，也可能晚至出帶之前發(fā)生。在傳統(tǒng)環(huán)境中完成修改是很痛苦的，因為它需要大量人工工作。另外，在芯片和封裝之間還存在數(shù)據(jù)不一致的風(fēng)險。

　　使用單個數(shù)據(jù)庫的一體化芯片-封裝協(xié)同設(shè)計解決方案可以自動處理ECO(工程更改單)。如果修改可以向下貫徹設(shè)計層次，不破壞硬件設(shè)計約束，那么封裝修改就是可接受的。封裝和芯片版圖是自動更新的。

　　同樣的，如果可行的話，芯片設(shè)計修改可以向上貫徹到封裝層。當(dāng)芯片和封裝約束之間存在沖突時，工具可以向用戶提供在芯片與封裝之間進(jìn)行仲裁的方法。最重要的是，由于ECO是在單個數(shù)據(jù)庫中處理的，因此它能保證芯片和封裝之間的數(shù)據(jù)一致性，并且內(nèi)置數(shù)據(jù)檢查器可確保設(shè)計具有純凈的LVS(版圖對原理圖)。

　　本文小結(jié)

　　現(xiàn)在，一個大型SoC設(shè)計的出帶要求先進(jìn)的底層規(guī)劃工具。倒裝芯片規(guī)劃正是沿著相似的路線演變。SoC設(shè)計需要更精確和更高效的I/O接口設(shè)計方法，特別是對于倒裝芯片設(shè)計。這種一體化芯片-封裝協(xié)同設(shè)計方法應(yīng)允許開展早期的可行性研究，還要能優(yōu)化封裝和芯片接口設(shè)計，同時能滿足芯片和封裝需要的嚴(yán)格約束條件。芯片協(xié)同設(shè)計解決方案正成為降低設(shè)計成本和滿足上市時間要求的一個獨特因素。