計算機組成原理詳細介紹

計算機組成原理詳細介紹

　2.4 計算機中常用的邏輯部件

　　?2.4.1 加法器

　　不考慮進位輸入時，兩數(shù)碼Xn、Yn相加稱為半加器;若考慮低位進位輸入Cn-1相加，則稱為全加器。全加和Fn和進位輸出Cn的表示式分別為：

　　Fn=XnYnCn-1+ XnYnCn-1+ XnYnCn-1+ XnYnCn-1

　　Cn= XnYnCn-1+ XnYnCn-1+ XnYnCn-1+ XnYnCn-1

　　其推導過程和邏輯電路圖詳見教材19頁圖26所示。

　　有關半加器和全加器的功能表及邏輯圖如教材中圖2.5和圖2.6

　　補充一位全加器真值表如右：

　　其中Xn 為被加數(shù)，Yn為加數(shù)， Cn-1為低級進位信號，F(xiàn)n為和，Cn為本級向上進位信號。

　　簡單串行級聯(lián)的4位全加器如下圖所示： (教材圖2-7 四位串行加法器)

　　將4個全加器相連可得4位加法器(圖2.7),但其加法時間長。這是因為其位間進位是串行傳送的。本位全加和Fi必須等低位進位Ci-1來到后才能進行，加法時間與位數(shù)有關。只有改變進位逐位傳送的路徑，才能提高加法器工作速度。解決辦法之一是采用“超前進位產(chǎn)生電路”來同時形成各位進位，從而實行快速加法。我們稱這種加法器為超前進位加法器。根據(jù)各位進位的形成條件，可分別寫出Ci的邏輯表達式：

　　C1=X1Y1+(X1+Y1)C0=G1+P1C0 其中:

　　Gi=Xi·Yi 稱為進位產(chǎn)生函數(shù)

　　Pi=Xi+Yi 稱為進位傳遞函數(shù)

　　Gi的意義是：當 XiYi 均為“1”時定會產(chǎn)生向高位的進位

　　Pi的意義是：當Xi和Yi中有一個為“1”時，若同時低位有進位輸入，則本位也將向高位傳送進位。寫成通用式為：

　　C1=G1+P1C0 (低位) ( 2.22)

　　C2=G2+P2C1= G2+P2(G1+P1C0)= G2+P2G1+P2P1C0(2.23)

　　C3=G3+P3 G2+ P3 P2G1+ P3 P2P1C0 (2.24)

　　C4=G4+P4 G3+ P4 P3 G2+ P4 P3 P2G1+ P4 P3 P2P1C0 (2.25)

當全加器的輸入均取反碼時，它的輸出也均取反碼。(應用反演律采用與非、或非、與或非表示)將上式改寫成如下：

　　C1=P1+G1C0

　　C2=P2+G2P1+G2G1C0

　　C3=P3+G3 G2+ G3G2P1+G3G2G1C0

　　C4=P4+G4P3+G4G3P2+G4G3G2P1+ G4G3G2G1C0

　　根據(jù)上式可畫得“超前進位產(chǎn)生電路”及四位超前進位加法器的邏輯圖如圖2.8。

　　2.4.2 算術邏輯單元(簡稱ALU)

　　?ALU是一種功能較強的組合邏輯電路。它能進行多種算術運算和邏輯運算。ALU的基本邏輯結(jié)構(gòu)是超前進位加法器，它通過改變加法器的進位產(chǎn)生函數(shù)G和進位傳遞函數(shù)P來獲得多種運算能力。下面通過介紹SN74181型四位ALU中規(guī)模集成電路了介紹ALU的原理。

　　?在圖2.9中功能表中，“加”表示算術加，“+”表示邏輯加。它能執(zhí)行16種算術運算和16種邏輯運算，M是狀態(tài)控制端，M=H,執(zhí)行邏輯運算;M=L執(zhí)行算術運算。S0 ~S3是運算選擇端，它決定電路執(zhí)行哪種算術運算或邏輯運算。

　　用四片74181電路可組成16位ALU。如下圖片內(nèi)進位是快速的，但片間進位是逐片傳遞的，因此總的形成時間還是是比較長的。

　　如果把16位ALU中的每四位作為一組，用類似位間快速進位的方法來實現(xiàn)16位ALU(四片ALU組成)，那么就能得到16位快速ALU。推導過程如下：

　　圖 2.10

　　?與前面講過的一位的進位產(chǎn)生函數(shù)Gi的定義相似，根據(jù)四位一組的進位產(chǎn)生函數(shù)GN為“1”的條件，可以得到GN的表達式為：

　　GN =G3+P3G2 +P3P2G1 +P3P2P1G0

　　?與前面講過的一位的進位傳遞函數(shù)Pi的定義相似，根據(jù)四位一組的進位傳遞函數(shù)PN為“1”的條件，可以得到PN的表達式為：

　　PN =P3P2P1P0

　　把圖2.10各片的進位分別命名為Cn+X 、 Cn+Y 、 Cn+Z (即C3 C7 C11)。根據(jù)式2.22~2.25的推導可將式中的G1,G2, G3和P1 P2, P3分別換為 GN0, GN1, GN2和PN0, PN1, PN2,把C0換以Cn,即可得Cn+X 、 Cn+Y 、 Cn+Z 的表示式如下：

　　Cn+X = GN0 + PN0 Cn= GN0 + PN0Cn= GN0PN0+GN0Cn(2-33)

　　Cn+y=GN1+PN1GN0+PN1PN0Cn =GN1+PN1GN0+PN1PN0Cn

　　=GN1PN1+ GN1GN0PN0 +GN1GN0Cn (2-34)

　　Cn+Z=GN2+PN2 GN1+ PN2 PN1GN0+ PN2 PN1PN0Cn

　　=GN2+PN2 GN1+ PN2 PN1GN0+ PN2 PN1PN0Cn (2-35)

　　=GN2PN2 + GN1GN0PN1+GN2GN1GN0Pn0 +GN2GN1GN0Cn

　　由2-33,2-34,2-35式可知，只要74181型ALU能提供輸出GN, PN那么就可用3個與或非門和4片ALU相連，這樣就能實現(xiàn)16為快速ALU。

實現(xiàn)2-33,2-34,2-35式的邏輯電路就成為超前進位擴展器(74182芯片)，圖2-11使它的邏輯電路圖，圖中將Pni、GNi分別用Pi、Gi表示。圖中P、G輸出可用于把4組16位快速ALU擴展成64位快速ALU。圖2-12畫出了用74181和74182芯片構(gòu)成的16位快速ALU。

　　圖2.11與7418型ALU連用的超前進位產(chǎn)生電路

　　用兩個16位全先行進位部件(74182)和八個74181可級連組成的32位ALU電路

　　用四個16位全先行進位部件(74182)和十六個74181可級連組成的64位ALU電路

　　由于集成器件的集成度的提高，允許更多位的ALU集成在一個芯片內(nèi)。例如AMD公司的AM29332為32位ALU,而在Intel公司的Pentium處理器中，32位ALU僅是芯片內(nèi)的一部分電路。盡管器件不同，但基本電路原理還是相識的。

　　2.4.3譯碼器

　　譯碼：把某組編碼翻譯為唯一的輸出，實際應用中要用到的有地址譯碼器和指令譯碼器。

　　譯碼器：有2—4譯碼器、3—8譯碼器(8選1譯碼器)

　　和4—16譯碼器(即16選1譯碼器)等多種。

　　書中介紹的是2—4譯碼器的組成及應用

　　例如：3—8譯碼器，即8選1譯碼器的輸入信號有三個：C、B、A(A為低位)，三位二進制數(shù)可組成8個不同數(shù)字，因此可分別選中輸出Y0 到Y(jié)7的某一個輸出故稱為 8選1譯碼器。在資料手冊中的型號為74138。

　　下圖分別為譯碼器引腳圖和輸入輸出真值表

　　其中：G1、G2A、G2B為芯片選擇端，G1高電平有效，而G2A、G2B為低電平有效。

　　2.4.4 數(shù)據(jù)選擇器

　　邏輯功能是在地址選擇信號的控制下，從多路數(shù)據(jù)中選擇一種作為輸出信號。又稱多路開關或多路選擇器。以四選一選擇器為例：

　　2.4.5 數(shù)據(jù)分配器

　　數(shù)據(jù)傳輸過程中，常常需要將一路數(shù)據(jù)分配到多路裝置中指定的某一路中，執(zhí)行這種功能的電路叫數(shù)據(jù)分配器。下面以四路數(shù)據(jù)分配器為例進行說明：

　　2.5 時序電路

　　2.5.1 (1) D觸發(fā)器

　　電路符號：

　　D為數(shù)據(jù)輸入端;

　　CLK為時鐘信號;

S為置位信號端;

　　CLR復位信號端;

　　Q為輸出信號端。

　　D觸發(fā)器功能表：

　　正跳變觸發(fā)有效。

　　(2)、J-K觸發(fā)器

　　電路符號：

　　JK為控制輸入端;

　　CLK為時鐘信號;

　　S為置位信號端;

　　CLR復位信號端;

　　Q為輸出信號端。

　　2.5.2-1 寄存器

　　計算機中常用部件，用于暫存二進制信息。

　　寄存器可由多個觸發(fā)器組成。每個觸發(fā)器存

　　1Bit，N個觸發(fā)器儲存N位二進制數(shù)據(jù)。

　　下圖為由4個D觸發(fā)器組成的四位緩沖寄存器。

　　2.5.2-2 移位寄存器

　　?移位寄存器不僅具有存儲數(shù)據(jù)的功能，而且還具有移位功能。所謂移位功能就是將移位寄存器中所存的數(shù)據(jù)，在移位脈沖信號的作用下，按要求逐次向左、右方進行移動。

　　?從信號輸入上分有串行輸入和并行輸入

　　?從信號輸出上分有串行輸出和并行輸出

　　?下面以串行輸入并行右移位寄存器為例進行說明：

　　2.5.3、四級二進制并行計數(shù)器