常用基本邏輯門電路功能測試實(shí)驗(yàn)

1.驗(yàn)證常用門電路的邏輯功能。

2.了解常用74LS系列門電路的引腳分布。

3.根據(jù)所學(xué)常用集成邏輯門電路設(shè)計(jì)一組合邏輯電路。

二、實(shí)驗(yàn)原理

集成邏輯門電路是最簡單、最基本的數(shù)字集成元件。任何復(fù)雜的組合電路和時(shí)序電路都可用邏輯門通過適當(dāng)?shù)慕M合連接而成。目前已有門類齊全的集成門電路,例如“與門”、“或門”、“非門”、“與非門”等。雖然,中、大規(guī)模集成電路相繼問世,但組成某一系統(tǒng)時(shí),仍少不了各種門電路。因此,掌握邏輯門的工作原理,熟練、靈活地使用邏輯門是數(shù)字技術(shù)工作者所必備的基本功之一。

TTL門電路

TTL集成電路由于工作速度高、輸出幅度較大、種類多、不易損壞而使用較廣,特別對(duì)學(xué)生進(jìn)行實(shí)驗(yàn)論證,選用TTL電路比較合適。因此,本書大多采用74LS（或74）系列TTL集成電路。它的工作電源電壓為5V土0.5V,邏輯高電平1時(shí)≥2.4V,低電平0時(shí)≤0.4V。

2輸入“與門”,2輸入“或門”,2輸入、4輸入“與非門”和反相器的型號(hào)分別是：74LS08:2輸入端四“與門”,74LS32:2輸入端四“或門”,74LS00:2輸入端四“與非門”,74LS20:4輸入端二“與非門”和74LS04六反相器（“反相器”即“非門”）。各自的邏輯表達(dá)式分別為：與門Q=A?B,或門Q=A+B,與非門Q=A.B,Q=A.B.C.D,反相器Q=A。

TTL集成門電路集成片管腳分別對(duì)應(yīng)邏輯符號(hào)圖中的輸入、輸出端,電源和地一般為集成片的兩端,如14管腳集成片,則7腳為電源地（GND）,14腳為電源正（V_cc）,其余管腳為輸入和輸出,如圖1所示。

管腳的識(shí)別方法是：將集成塊正面（有字的一面）對(duì)準(zhǔn)使用者,以左邊凹口或小標(biāo)志點(diǎn)“ ? ”為起始腳,從下往上按逆時(shí)針方向向前數(shù)1、2、3、…… n腳。使用時(shí),查找IC手冊(cè)即可知各管腳功能。

圖1 74LS08集成電路管腳排列圖

三、實(shí)驗(yàn)內(nèi)容與步驟

TTL門電路邏輯功能驗(yàn)證

（1）與門功能測試：將74LS08集成片（管腳排列圖1）插入IC空插座中,輸入端接邏輯開關(guān),輸出端接LED發(fā)光二極管,管腳14接+5V電源,管腳7接地,即可進(jìn)行實(shí)驗(yàn)。將結(jié)果用邏輯“0”或“1”來表示并填入表1中。

表1 門電路邏輯功能表

（2）或門功能測試：將74LS32集成片（管腳排列圖見圖2）插入IC空插座中,輸入端接邏輯開關(guān),輸出端接LED發(fā)光二極管,管腳14接+5V電源,管腳7接地。將結(jié)果用邏輯“0”或“1”來表示并填入表4.1中。

圖 2 74LS32四2輸入或門管腳排列圖

（3）與非門功能測試：將74LS00集成片（管腳排列圖見圖3）插入IC空插座中,輸入端接邏輯開關(guān),輸出端接LED發(fā)光二極管,管腳14接+5V電源,管腳7接地。將結(jié)果用邏輯“0”或“1”來表示并填入表1中。

圖3 74LS00 2輸入四與非門管腳排列圖

（4）或非門功能測試：將74LS00和74LS32集成片插入IC空插座中,輸入端接邏輯開關(guān),輸出端接LED發(fā)光二極管,管腳14接+5V電源,管腳7接地。將結(jié)果用邏輯“0”、“1”來表示并填入表1中。

四、注意事項(xiàng)

1.TTL門電路的輸入端若不接信號(hào),則視為高電平。在拔插集成塊時(shí),必須切斷電源。

在實(shí)驗(yàn)時(shí),當(dāng)輸入端須改接連線時(shí),不得在通電情況下進(jìn)行操作。需先切斷電源,改接連線完成后,再通

電進(jìn)行實(shí)驗(yàn)。輸出端一般不需作保護(hù)處理。

五、實(shí)驗(yàn)總結(jié)

1.整理實(shí)驗(yàn)表格。

2.畫出門電路邏輯變換的線路圖。

六、設(shè)計(jì)電路

試用與非門和反相器（非門）設(shè)計(jì)一個(gè)3輸入（A₀、A₁、A₂）、3輸出（Q₀、Q₁、Q₂）的信號(hào)排隊(duì)電路。

其功能是：當(dāng)輸入A₀為1時(shí),無論A₁和A₂為1還是0,輸出Q₀為1,Q₁和Q₂為0；當(dāng)A₀為0且A₁為1,無論A₂為1還是0,輸出Q₁為1,其余兩個(gè)輸出為0；當(dāng)A₂為1且A₀和A₁均為0時(shí),輸出Q₂為1,其余兩個(gè)輸出為0。如A₀、A₁、A₂均為0,則Q₀、Q₁、Q₂也 均為0。該電路可用74LS00與非門和74LS04反相器構(gòu)成,結(jié)果填入自擬的真值表中。

圖4 74LS04反相器管腳排列圖