襯偏調(diào)制,襯偏調(diào)制是什么意思

襯偏調(diào)制,襯偏調(diào)制是什么意思

在一般情況下，我們都沒(méi)有考慮襯底電位對(duì)晶體管性能的影響，都是假設(shè)襯底和晶體管的源極相連，即VBS (Bulk-Source)=0的情況，而實(shí)際工作中，經(jīng)常出現(xiàn)襯底和源極不相連的情況，此時(shí)，VBS不等于0。在晶體管的襯底與器件的源區(qū)形成反向偏置時(shí)，將對(duì)器件產(chǎn)生什么影響呢? 由基本的pn結(jié)理論可知，處于反偏的pn結(jié)的耗盡層將展寬。當(dāng)襯底與源處于反偏時(shí)，襯底中的耗盡區(qū)變厚，使得耗盡層中的固定電荷數(shù)增加。由于柵電容兩邊電荷守衡，所以，在柵上電荷沒(méi)有改變的情況下，耗盡層電荷的增加，必然導(dǎo)致溝道中可動(dòng)電荷的減少，從而導(dǎo)致導(dǎo)電水平下降。若要維持原有的導(dǎo)電水平，必須增加?xùn)艍?，即增加?xùn)派系碾姾蓴?shù)。對(duì)器件而言，襯底偏置電壓的存在，將使MOS晶體管的閾值電壓的數(shù)值提高。對(duì)NMOS，VTN更正，對(duì)PMOS，VTP更負(fù)，即閾值電壓的絕對(duì)值提高了。對(duì)處于動(dòng)態(tài)工作的器件而言，當(dāng)襯底接一固定電位時(shí)，襯偏電壓將隨著源節(jié)點(diǎn)電位的變化而變化，產(chǎn)生對(duì)器件溝道電流的調(diào)制，這稱為背柵調(diào)制，用背柵跨導(dǎo)gmB來(lái)定義這種調(diào)制作用的大小。

襯底調(diào)制的模擬與比較

模擬條件：源電壓保持0.05V，襯底電位分別設(shè)為0，-1，-2，-3V

開(kāi)啟電壓隨襯底偏壓變化如表2所示。

從表2中可以得到：BULK和DSOI的襯底調(diào)制效應(yīng)非常嚴(yán)重，M-DSOI相對(duì)DSOI和BULK襯底調(diào)制效應(yīng)得到了較好的抑制。襯底調(diào)制效應(yīng)的根本原因在于源漏區(qū)與襯底的電荷感應(yīng)，M-DSOI更好地隔離了源漏區(qū)與襯底，從而減弱了襯底調(diào)制效應(yīng)。