中芯國(guó)際采用 Cadence DFM 解決方案用于65和45

Cadence 模型化的 Litho Physical 和 Litho Electrical AnalyzerLitho Physical 與 Litho Electrical Analyzer 解決方案提供了快速、精確硅認(rèn)證的全芯片電氣 DFM 驗(yàn)證流程

    加州圣荷塞2009年10月19日電 /美通社亞洲/ -- 全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè) Cadence 設(shè)計(jì)系統(tǒng)公司 (Nasdaq: CDNS) 今天宣布，中芯國(guó)際集成電路制造有限公司（“中芯國(guó)際”，紐約證交所股份代號(hào)：SMI；香港聯(lián)合交易所股票代碼：0981.HK）采用了 Cadence(R) Litho Physical Analyzer 與 Cadence Litho Electrical Analyzer，從而能夠更準(zhǔn)確地預(yù)測(cè)壓力和光刻差異對(duì)65和45納米半導(dǎo)體設(shè)計(jì)性能的影響。Cadence Litho Electrical Analyzer -- 半導(dǎo)體行業(yè)第一個(gè)用于各大領(lǐng)先半導(dǎo)體公司從90到40納米生產(chǎn)中的DFM電氣解決方案 -- 與 Cadence Litho Physical Analyzer 結(jié)合，形成了一個(gè)能精確預(yù)測(cè)最終硅片結(jié)果的流程。

    (Log http://www.prnasia.com/sa/200611101605.jpg  )

    此前單個(gè)單元和庫的電氣行為可在一個(gè)單獨(dú)的環(huán)境中進(jìn)行預(yù)先標(biāo)示，該單獨(dú)環(huán)境在給定的、基于目標(biāo)制程技術(shù)的設(shè)計(jì)中使用時(shí)可保持一致性。在65及更小納米，單元的每次放置都產(chǎn)生了自己的一套物理和電氣差異，這些差異與鄰近的單元或環(huán)境有關(guān)。這種“與環(huán)境有關(guān)的差異”已成為關(guān)鍵的問題，可導(dǎo)致芯片設(shè)計(jì)失敗。Cadence Encounter(R) Digital Implementation System (EDI) 無縫地整合了 Litho Physical Analyzer 與 Litho Electrical Analyzer，可在全芯片實(shí)現(xiàn)之前進(jìn)行嚴(yán)苛的、與環(huán)境有關(guān)的單元物理與電氣簽收。該流程利用了模型化的物理與電氣可制造性 (DFM) 技術(shù)，可提高標(biāo)準(zhǔn)單元庫、知識(shí)產(chǎn)權(quán) (IP) 核、及全芯片的品質(zhì)和可靠性，從而提高完整芯片的制造成品率。

    “在65和45納米上必須解決物理和電氣差異，這需要一種整體性的方法，它要始于單元級(jí)別，并考慮到設(shè)計(jì)的整個(gè)環(huán)境，”中芯國(guó)際設(shè)計(jì)服務(wù)中心副總裁劉明剛表示，”通過 Cadence 的 DFM 流程，我們能夠分析單元和 IP 差異，并能對(duì)它們?cè)谡鎸?shí)硅片中的性能進(jìn)行精確建模。 通過標(biāo)示和減少差異，我們的客戶將能減少防護(hù)帶并制出更高品質(zhì)的硅片。該解決方案還能實(shí)現(xiàn)近線性可擴(kuò)展性，而這對(duì)于全芯片電氣 DFM 驗(yàn)證流程來說是必需的。

    Cadence 已開發(fā)出業(yè)界最完整的設(shè)計(jì)側(cè) DFM 預(yù)防、分析和簽收方法學(xué)之一，并包括 Encounter Digital Implementation System 設(shè)計(jì)側(cè)優(yōu)化。它也被用于32和28納米庫的差異建模。“快速、精確、與環(huán)境有關(guān)的單元光刻與壓力效應(yīng)差異建模，對(duì)實(shí)現(xiàn)65納米及以下節(jié)點(diǎn)實(shí)現(xiàn)有價(jià)值生產(chǎn)設(shè)計(jì)非常關(guān)鍵，”Cadence 實(shí)現(xiàn)集團(tuán)研發(fā)副總裁徐季平表示�！氨姸嘁淮喂杵�成功已證明了高容量半導(dǎo)體設(shè)計(jì) DFM 分析工具的價(jià)值�！�

    Cadence、 Cadence 標(biāo)志和 Encounter 為Cadence 設(shè)計(jì)系統(tǒng)公司在美國(guó)和其它國(guó)家的注冊(cè)商標(biāo)。所有其它商標(biāo)屬于其相關(guān)所有者

    關(guān)于 Cadence

    Cadence 公司成就全球電子設(shè)計(jì)技術(shù)創(chuàng)新，并在創(chuàng)建當(dāng)今集成電路和電子產(chǎn)品中發(fā)揮核心作用。我們的客戶采用 Cadence 的軟件、硬件、設(shè)計(jì)方法和服務(wù)，來設(shè)計(jì)和驗(yàn)證用于消費(fèi)電子產(chǎn)品、網(wǎng)絡(luò)和通訊設(shè)備以及計(jì)算機(jī)系統(tǒng)中的尖端半導(dǎo)體器件、印刷電路板和電子系統(tǒng)。公司總部位于美國(guó)加州圣荷塞市，在世界各地均設(shè)有銷售辦事處、設(shè)計(jì)中心和研究設(shè)施，以服務(wù)于全球電子產(chǎn)業(yè)。關(guān)于公司、產(chǎn)品及服務(wù)的更多信息，敬請(qǐng)瀏覽公司網(wǎng)站 http://www.cadence.com

     關(guān)于中芯國(guó)際

    中芯國(guó)際集成電路制造有限公司（“中芯國(guó)際”，紐約證交所股票代碼：SMI；香港聯(lián)合交易所股票代碼：981），是世界領(lǐng)先的集成電路芯片代工企業(yè)之一， 也是中國(guó)內(nèi)地規(guī)模最大、技術(shù)最先進(jìn)的集成電路芯片代工企業(yè)。中芯國(guó)際向全球客戶提供0.35微米到45納米芯片代工與技術(shù)服務(wù)。中芯國(guó)際總部位于上海，在 上海建有一座300mm 芯片廠和三座200mm 芯片廠。在北京建有兩座300mm 芯片廠,在天津建有一座200mm 芯片廠，在深圳有一座200mm 芯片廠 在興建中，在成都擁有一座封裝測(cè)試廠。中芯國(guó)際還在美國(guó)、歐洲、日本提供客戶服務(wù)和設(shè)立營(yíng)銷辦事處，同時(shí)在香港設(shè)立了代表處。此外，中芯代成都成芯半導(dǎo)體 制造有限公司經(jīng)營(yíng)管理一座200mm 芯片廠，也代武漢新芯集成電路制造有限公司經(jīng)營(yíng)管理一座300mm 芯片廠。詳細(xì)信息請(qǐng)參考中芯國(guó)際網(wǎng)站 http://www.smics.com