各大巨頭制程PK，Intel更勝一籌？

英特爾瞄準(zhǔn)人工智能已是顯而易見(jiàn)的事情了，畢竟錯(cuò)過(guò)移動(dòng)市場(chǎng)加上PC市場(chǎng)日漸不給力，找尋有活力、有潛力的新興市場(chǎng)實(shí)屬情理之中的事情。但作為半導(dǎo)體IDM巨頭，英特爾也沒(méi)有落下制程工藝推進(jìn)的事業(yè)，雖然目前看起來(lái)臺(tái)積電、三星的制程更為領(lǐng)先，已經(jīng)可以量產(chǎn)10nm，但別忘了去年夏天曾爆出過(guò)的半導(dǎo)體制造巨頭間的制程并不對(duì)等這一情況。

英特爾制程更先進(jìn)？

說(shuō)到制程就不得不提納米（nm），那么什么是納米呢？這是一個(gè)單位，也就是1米的十億分之一。用一個(gè)指甲來(lái)作比喻的話，那就是說(shuō)試著把一片指甲的側(cè)面切成10萬(wàn)條線，每條線就約等同于1納米，由此可略為想像得到1納米是何等的微小了。

就拿14nm制程來(lái)說(shuō)，這里所指14nm的，是指在芯片中，線最小可以做到14納米的尺寸，下圖為傳統(tǒng)電晶體的長(zhǎng)相，以此作為例子?？s小電晶體的最主要目的就是為了要減少耗電量，然而要縮小哪個(gè)部分才能達(dá)到這個(gè)目的？左下圖中的L就是我們期望縮小的部分。藉由縮小閘極長(zhǎng)度，電流可以用更短的路徑從Drain端到Source端。

英特爾14nm工藝與臺(tái)積電、三星同代工藝比較

但實(shí)際上線寬定義半導(dǎo)體工藝先進(jìn)程度并不準(zhǔn)確，更有意義的是柵極距（gate pitch）、鰭片間距（Fin Pitc）等，英特爾早前就對(duì)比過(guò)他們與臺(tái)積電、三星的16、14nm工藝，如上圖所示，英特爾的14nm工藝在這些關(guān)鍵指標(biāo)上要比三星、臺(tái)積電好得多，這兩家的工藝其實(shí)有些名不副實(shí)，落后Intel差不多半代水平。

三星、臺(tái)積電在半導(dǎo)體工藝命名上贏過(guò)了英特爾，這實(shí)際上是商業(yè)宣傳的勝利，技術(shù)上超越英特爾還有點(diǎn)名不正言不順，對(duì)這個(gè)問(wèn)題業(yè)界早前就有過(guò)爭(zhēng)議了，不過(guò)這事有沒(méi)有什么強(qiáng)制性約束，如何命名更多地是廠商自己的事，大家也只能聽(tīng)之任之了。

在這樣的背景下，英特爾昨天發(fā)了一條很有意思的文章：讓我們清理半導(dǎo)體工藝命名的混亂吧。文章的作者是Mark Bohr，英特爾高級(jí)院士，也是處理器架構(gòu)與集成部門的主管，可以說(shuō)是資深的業(yè)界專家了，他在這篇文章中就指出了業(yè)界在半導(dǎo)體工藝命名上的混亂之態(tài)。

當(dāng)然，他的重點(diǎn)不是批評(píng)現(xiàn)狀，而是給出了一個(gè)更合理的衡量半導(dǎo)體工藝水平的公式，如下圖所示：

英特爾給出的衡量半導(dǎo)體工藝先進(jìn)程度的公式

這個(gè)公式挺復(fù)雜的，Bohr院士指出衡量半導(dǎo)體工藝真正需要的是晶體管密度，這個(gè)公式分為兩部分，一部分計(jì)算2bit NAND（4個(gè)晶體管）的密度，另一部分更為復(fù)雜，計(jì)算的是SFF（scan flip flop）的晶體管密度，0.6和0.4兩個(gè)數(shù)字是這兩部分的加權(quán)系數(shù)。

Bohr院士希望半導(dǎo)體廠商在介紹工藝節(jié)點(diǎn)時(shí)也應(yīng)該公布邏輯芯片的晶體管密度，而且還有一個(gè)重要的參數(shù)：SRAM cell單元面積，考慮到每家廠商的工藝都不同，在NAND+SFF密度之外最好還要獨(dú)立公布SRAM面積。