半導(dǎo)體封裝技術(shù)演進(jìn)路線圖

本文參考“先進(jìn)封裝關(guān)鍵技術(shù)：TSV 研究框架（2023）”。摩爾定律放緩，芯片特征尺寸已接近物理極限，先進(jìn)封裝成為提升芯片性能，延續(xù)摩爾定律的重要途徑。先進(jìn)封裝是指處于前沿的封裝形式和技術(shù)，通過優(yōu)化連接、在同一個(gè)封裝內(nèi)集成不同材料、線寬的半導(dǎo)體集成電路和器件等方式，提升集成電路的連接密度和集成度。目前，帶有倒裝芯片（FC）結(jié)構(gòu)的封裝、晶圓級(jí)封裝（WLP）、系統(tǒng)級(jí)封裝（SiP）、2.5D/3D 封裝等均被認(rèn)為屬于先進(jìn)封裝范疇。 先進(jìn)封裝增速高于整體封裝，2.5D/3D封裝增速居先進(jìn)封裝之首。根據(jù) Yole，2021 年，先進(jìn)封裝市場規(guī)模約 375 億美元，占整體封裝市場規(guī)模的 44%，預(yù)計(jì)到 2027 年將提升至占比 53%，約 650 億美元，CAGR21-27為 9.6%，高于整體封裝市場規(guī)模 CAGR21-276.3%。先進(jìn)封裝中的2.5D/3D 封裝多應(yīng)用于(x)PU, ASIC, FPGA, 3D NAND, HBM, CIS 等。 先進(jìn)封裝處于晶圓制造與封測制程中的交叉區(qū)域，涉及 IDM、晶圓代工、封測廠商，市場格局較為集中，前 6 大廠商份額合計(jì)超過80%。全球主要的 6 家廠商，包括 2 家 IDM 廠商(英特爾、三星)，一家代工廠商(臺(tái)積電)，以及全球排名前三的封測廠商(日月光、Amkor、JCET)，合計(jì)處理了超過 80%的先進(jìn)封裝晶圓。

TSV 指 Through Silicon Via，硅通孔技術(shù)，是通過硅通道垂直穿過組成堆棧的不同芯片或不同層實(shí)現(xiàn)不同功能芯片集成的先進(jìn)封裝技術(shù)。TSV 主要通過銅等導(dǎo)電物質(zhì)的填充完成硅通孔的垂直電氣互連，減小信號(hào)延遲，降低電容、電感，實(shí)現(xiàn)芯片的低功耗、高速通信，增加帶寬和實(shí)現(xiàn)器件集成的小型化需求。此前，芯片之間的連接大多都是水平的，TSV 的誕生讓垂直堆疊多個(gè)芯片成為可能。 TSV 用途大致分為 3 種：背面連接、2.5D 封裝、3D 封裝TSV 有多種用途，可大致分為 3 種（如圖表 8）： (a) 垂直的背面連接，無芯片堆疊，如“簡單的背面連接”。TSV 位于有源晶粒（active die）中，用于連接至晶圓背面的焊盤（bond pad）； (b) 2.5D 封裝。晶粒（die）連接至硅中介層（interposer），TSV 在中介層中； (c) 3D 封裝。TSV 位于有源晶粒中，用于實(shí)現(xiàn)芯片堆疊。 目前，國內(nèi)頭部封測企業(yè)如長電科技、通富微電、華天科技、晶方科技等都在 TSV 有所布局。目前國內(nèi)封測廠進(jìn)行的 TSV 工序多用于CIS 等封裝，高深寬比要求的 TSV 仍多由晶圓廠來完成。

此前，芯片之間的大多數(shù)連接都是水平的，TSV 的誕生讓垂直堆疊多個(gè)芯片成為可能。Wire bonding（引線鍵合）和 Flip-Chip（倒裝焊）的 Bumping（凸點(diǎn)）提供了芯片對(duì)外部的電互連，RDL(再布線)提供了芯片內(nèi)部水平方向的電互連，TSV 則提供了硅片內(nèi)部垂直方向的電互連。

（a）TSV 作為簡單背面連接：用于 CIS 和鍺化硅（SiGe）功率放大器 TSV 三種主要應(yīng)用方式中，簡單的背面連接結(jié)構(gòu)是技術(shù)難度最低的，也是 TSV技術(shù)首次大規(guī)模投入生產(chǎn)時(shí)的應(yīng)用方向，如 CMOS 圖像傳感器（CIS）、SiGe 功率放大器兩個(gè)產(chǎn)品就應(yīng)用了 TSV 技術(shù)。 （b）TSV 應(yīng)用于 2.5D 封裝：FPGA 與簡單的背面連接相比，2.5D 先進(jìn)封裝的硅中介層需要更小的 TSV 間距（≤50 μm），因此需要更先進(jìn)的 TSV 工藝。

現(xiàn)場可編程門陣列（Field Programmable Gate Array，F(xiàn)PGA）器件是最早使用硅中介層的產(chǎn)品之一：硅中間層可以使芯片間密切連接，整合后的結(jié)構(gòu)看起來像單個(gè)大尺寸的 FPGA 芯片，解決了早期直接構(gòu)建單個(gè)大尺寸 FPGA 芯片的技術(shù)難題。 （c）TSV 應(yīng)用于 3D 封裝：存儲(chǔ)器堆疊 儲(chǔ)器堆疊是首批應(yīng)用 3D 堆疊 TSV 結(jié)構(gòu)的產(chǎn)品之一，和 2.5D 封裝中硅中階層對(duì) TSV 間距的需求相似，但實(shí)際應(yīng)用中難度更高，例如寬 I/O DRAM 設(shè)備。使用寬 I/O DRAM 和芯片堆疊的優(yōu)勢包括封裝高度降低40%，功耗降低50%，帶寬增加 6 倍。

中國大陸封測市場目前主要以傳統(tǒng)封裝業(yè)務(wù)為主，經(jīng)過多年的技術(shù)創(chuàng)新和市場積累，內(nèi)資企業(yè)產(chǎn)品已由 DIP、SOP、SOT、QFP 等產(chǎn)品向 QFN/DFN、BGA、CSP、FC、TSV、LGA、WLP 等技術(shù)更先進(jìn)的產(chǎn)品發(fā)展，并且在 WLCSP、FC、BGA 和 TSV 等技術(shù)上取得較為明顯的突破，產(chǎn)量與規(guī)模不斷提升，逐步縮小與外資廠商之間的技術(shù)差距。

在先進(jìn)封裝領(lǐng)域，北方華創(chuàng)客戶定制的UBM/RDL 金屬沉積設(shè)備、TSV 金屬沉積設(shè)備、TSV 刻蝕設(shè)備及工藝已經(jīng)實(shí)現(xiàn)了在國內(nèi)主流先進(jìn)封裝企業(yè)的批量生產(chǎn)，并不斷獲得客戶的重復(fù)采購訂單；全新DESCUM 設(shè)備已完成研發(fā)并已正式投放市場。

?

TSV生產(chǎn)流程涉及到深孔刻蝕、PVD、CVD、銅填充、微凸點(diǎn)及電鍍、清洗、減薄、鍵合等二十余種設(shè)備，其中深孔刻蝕、氣相沉積、銅填充、清洗、CMP 去除多余的金屬、晶圓減薄、晶圓鍵合等工序涉及的設(shè)備最為關(guān)鍵。

編輯：黃飛