電子發(fā)燒友App
A/D器件是整個(gè)通信系統(tǒng)中的關(guān)鍵所在，也是整個(gè)系統(tǒng)的瓶頸，國(guó)內(nèi)外科研機(jī)構(gòu)一直投入大量的物力、人力、財(cái)力致力于A/D器件的研究。通過分析總結(jié)A/D器件的國(guó)內(nèi)外發(fā)展近況，總結(jié)得出了A/D器件的發(fā)展瓶頸，即采樣速率的不斷提高帶來的孔徑抖動(dòng)問題以及ADC采樣電路固有的限制。必須解決瓶頸問題，才能設(shè)計(jì)實(shí)現(xiàn)更高性能的A/D器件。
1 A/D器件；發(fā)展近況；瓶頸；孔徑抖動(dòng)
為了降低通信系統(tǒng)的復(fù)雜性，實(shí)現(xiàn)結(jié)構(gòu)通用化、功能軟件化，早在1992年MITOLA J就提出了軟件無線電，而實(shí)現(xiàn)軟件無線電的關(guān)鍵步驟是把通信系統(tǒng)中的ADC和DAC向射頻端靠攏，最理想情況是天線接收的射頻信號(hào)直接進(jìn)入ADC［1］。隨著COMS集成電路工藝的迅速發(fā)展，相對(duì)于模擬電路來說，數(shù)字電路集成度高、抗干擾強(qiáng)、易于實(shí)現(xiàn)和成本低的優(yōu)勢(shì)越來越明顯。因此，數(shù)字電路常用來代替模擬電路以完成信號(hào)的處理。然而現(xiàn)實(shí)中信號(hào)大多是模擬的，比如溫度、聲音、圖像和壓力等模擬信號(hào)。因此就需要連接模擬信號(hào)與數(shù)字信號(hào)的橋梁——模數(shù)轉(zhuǎn)換器（ADC）和數(shù)模轉(zhuǎn)換器（DAC）。
模數(shù)轉(zhuǎn)換器是將現(xiàn)實(shí)世界中的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)的接口器件，是聯(lián)系現(xiàn)實(shí)世界中模擬信號(hào)和數(shù)字信號(hào)的橋梁，是數(shù)字信號(hào)技術(shù)發(fā)展的基礎(chǔ)。隨著電子技術(shù)的迅猛發(fā)展以及大規(guī)模集成電路的廣泛應(yīng)用，ADC得到了廣泛的應(yīng)用。高速ADC被廣泛應(yīng)用于各個(gè)領(lǐng)域，如雷達(dá)、通信、電子對(duì)抗、測(cè)控、醫(yī)療、儀器儀表、高性能控制器以及數(shù)字通信系統(tǒng)等。但是ADC的發(fā)展速度仍不能滿足數(shù)字信號(hào)處理的需要。在現(xiàn)代通信系統(tǒng)中，為了提高系統(tǒng)性能，更好地接收處理信號(hào)，MITOLA J提出了軟件無線電（Software Radio）技術(shù)，即在數(shù)字領(lǐng)域?qū)崿F(xiàn)對(duì)信號(hào)的處理。它要求ADC能夠?qū)? MHz~2 GHz的通信頻段進(jìn)行處理，并要求有效位數(shù)達(dá)到12~14 bit，這就對(duì)ADC提出了更高的要求［2］。高性能的ADC已經(jīng)成為現(xiàn)代數(shù)字信號(hào)處理系統(tǒng)中不可或缺的一部分，研究高速度、高分辨率、低功耗的ADC成為了新的發(fā)展趨勢(shì)，也是國(guó)內(nèi)外研究的熱點(diǎn)和難點(diǎn)，因此對(duì)ADC的應(yīng)用研究具有重要意義。
1.1 工業(yè)界的A/D器件
在工業(yè)界中，全球知名A/D器件公司對(duì)于高精度、高速率A/D器件的設(shè)計(jì)研發(fā)已經(jīng)成熟。在美國(guó)德州儀器公司收購了國(guó)家半導(dǎo)體公司之后，德州儀器公司的中高精度、 超高速ADC體系已經(jīng)越發(fā)完善。例如其產(chǎn)品ADS1282?HT就是一款分辨率為31 bit、采樣率為45 kS/s的用于地震監(jiān)測(cè)和能源開發(fā)的具有PGA的超高分辨率的∑-ΔADC；ADS1255則是一款24 bit、30 kS/s極低噪聲的∑-ΔADC，可以應(yīng)用于對(duì)噪聲要求極高的信號(hào)系統(tǒng)中。另一大芯片公司美信公司在高速率、高精度的A/D器件上也很成熟，比如MAX11905是一款20 bit、 1.6 MS/s、低功耗、全差分SAR ADC，帶有內(nèi)部基準(zhǔn)緩沖器，具有很好的動(dòng)態(tài)和靜態(tài)性能，功率正比于吞吐率，在同類的產(chǎn)品中具有最佳指標(biāo)。MAX11905采用20引腳、4 mm×4 mm、TQFN封裝，可以工作在-40℃~+85℃的溫度范圍內(nèi)。此外，國(guó)外的Atmel、Linear、Rohm等芯片公司設(shè)計(jì)新的A/D器件都是走在技術(shù)的尖端［3］。
1.2 學(xué)術(shù)界的A/D器件
超高速、中高精度的A/D器件也引起了眾多科研機(jī)構(gòu)的興趣，世界上諸多知名院校投入大量的科研人員和經(jīng)費(fèi)進(jìn)行A/D的研發(fā)設(shè)計(jì)，以研究出更高性能的ADC。
在2004年，美國(guó)的加州大學(xué)設(shè)計(jì)研發(fā)了一款轉(zhuǎn)換精度8 bit、轉(zhuǎn)換速率600 MS/s的折疊插值式A/D器件，該器件采用了0.18 μm CMOS工藝。在2008年，它們采用單通道并行的結(jié)構(gòu)實(shí)現(xiàn)了一款速率為2.5 GS/s、精度為8 bit的超高速A/D器件，該器件是在90 nm的CMOS工藝上實(shí)現(xiàn)的。同年，又設(shè)計(jì)實(shí)現(xiàn)一款1 GS/s、10 bit的流水線級(jí)聯(lián)折疊結(jié)構(gòu)的A/D器件，該器件采用了0.35 μm SiGeBiCMOS工藝。2011年，意大利大學(xué)帕維亞大學(xué)的Aldo Pena Perez在ISSCC（International Solid?State Circuits Conference）發(fā)表使用三階調(diào)制器的Sigma?Delta型低速超高精度的模數(shù)轉(zhuǎn)換器，在輸入信號(hào)的帶寬達(dá)到100 kHz時(shí)，實(shí)現(xiàn)了SNDR（Signal?to?Noise?and?Distortion Ratio）為84 dB，SFDR為96 dB、功耗僅為140 μW的性能，其采用的是0.18 μm CMOS工藝。同年，博通公司的Chen Chunying發(fā)表了VLSI Circuits上的一款高速度、高精度的流水線型模數(shù)轉(zhuǎn)換器，該ADC實(shí)現(xiàn)了12 bit、3 GS/s的性能指標(biāo)，并且在輸入信號(hào)頻率達(dá)到1.2 GHz的時(shí)候SNDR仍高于50 dB，其采用了40 nm的CMOS數(shù)字工藝，整體功耗也僅僅只有500 mW［4］。2014年TI宣布推出最新的SAR型ADC，此次推出的ADS7042是業(yè)界功耗最低、尺寸最小的12 bit的SAR ADC，這款微型器件的全速功耗只有690 μW；而ADS8354系列則包含了業(yè)界最小的14 bit及16 bit的同步采樣SAR ADC。
2 A/D器件的國(guó)內(nèi)發(fā)展情況
對(duì)于模數(shù)轉(zhuǎn)換器的研究國(guó)內(nèi)起步比較晚，主要是一些科研院校在研究，發(fā)展比較落后，基礎(chǔ)非常薄弱，工藝也很落后，能夠投入到市場(chǎng)上的ADC產(chǎn)品也很少，而國(guó)外在高性能的ADC器件方面對(duì)中國(guó)進(jìn)行進(jìn)口限制，這極大影響了中國(guó)國(guó)防工業(yè)和電子通信的發(fā)展，這就要求我國(guó)必須設(shè)計(jì)自己的ADC。目前國(guó)內(nèi)軍用高性能模數(shù)轉(zhuǎn)換器主要由各大軍工集團(tuán)下的研究所設(shè)計(jì)。此外，各大高校也積極設(shè)計(jì)研發(fā)高性能A/D器件，包括中科院半導(dǎo)體所、復(fù)旦大學(xué)等院校，其中復(fù)旦大學(xué)的實(shí)力最強(qiáng)。
從技術(shù)上來看，美國(guó)國(guó)家半導(dǎo)體擁有最先進(jìn)的CMOS工藝技術(shù)，因此在技術(shù)上可以實(shí)現(xiàn)高速及其他類型的ADC。低功耗仍然是我們的優(yōu)勢(shì)所在，而且我們的售價(jià)也比其他對(duì)手更具有競(jìng)爭(zhēng)力。
目前國(guó)內(nèi)的主要研究成果有［5 6］：2006年，東南大學(xué)射頻與光電集成電路研究所設(shè)計(jì)實(shí)現(xiàn)了一款速度為1 GS/s、精度為6 bit的超高速ADC，其采用了0.18 μm的CMOS工藝。2009年，又在0.18μm CMOS工藝上設(shè)計(jì)實(shí)現(xiàn)了一款轉(zhuǎn)換速率為2.2 GS/s、精度6 bit的超高速ADC，這兩款A(yù)/D器件都是采用了全并行結(jié)構(gòu)。2010年，復(fù)旦大學(xué)設(shè)計(jì)實(shí)現(xiàn)了一款折疊插值結(jié)構(gòu)的ADC，其是在0.13μm工藝下實(shí)現(xiàn)的，轉(zhuǎn)換速率為1 GS/s，精度為8 bit。2010年中電集團(tuán)55所設(shè)計(jì)了一款轉(zhuǎn)換速度為1.4 GS/s、8 bit的超高速A/D器件。2011年模擬集成電路實(shí)驗(yàn)室在半導(dǎo)體學(xué)報(bào)上公布一款采樣兩通道時(shí)間交錯(cuò)的1.5 GS/s、8 bit的A/D芯片，該芯片是在0.18 μm CMOS工藝上實(shí)現(xiàn)的［7］。
3 ADC的發(fā)展瓶頸
模數(shù)轉(zhuǎn)換器是連接模擬信號(hào)和數(shù)字信號(hào)的橋梁，是現(xiàn)代數(shù)字社會(huì)不可或缺的重要組成部分。隨著ADC采樣速度的不斷增加，越來越復(fù)雜的功能得以實(shí)現(xiàn)，例如認(rèn)知雷達(dá)、醫(yī)學(xué)影像和60 GHz無線通信等［8］。由于電磁譜競(jìng)爭(zhēng)越來越激烈，美國(guó)國(guó)防部為了提高系統(tǒng)的靈活性和性能，希望ADC盡可能靠近天線。因此設(shè)計(jì)實(shí)現(xiàn)超高速ADC亟待解決，以滿足軍用軟件無線電、電子戰(zhàn)、雷達(dá)等需要高寬帶和高采樣率的軍事應(yīng)用的需求。
目前的ADC具有應(yīng)用廣泛、成本低、技術(shù)成熟等優(yōu)點(diǎn)，但在高性能的模數(shù)轉(zhuǎn)換器領(lǐng)域，它存在著很多先天性的不足。當(dāng)信號(hào)的采樣速率大于2 MS/s時(shí)，由于孔徑抖動(dòng)因素，會(huì)造成采樣時(shí)間的不確定性［9］。其規(guī)律是伴隨著采樣速率的增加，其精度就會(huì)下降。每增加一倍，就會(huì)下降大約1 bit，在過去的幾年里，在一定的采樣速率下，ADC的精度平均僅提高了1.5 bit。在當(dāng)下技術(shù)狀態(tài)下，設(shè)計(jì)實(shí)現(xiàn)的采樣速率最高的ADC的采樣速率是8 GS/s，而精度只有3 bit。在精度為8 bit的情況下，采樣速率為4 GS/s［10］。這基本已經(jīng)達(dá)到其理論極限，即使采樣速率可以更高，其精度也會(huì)下降。
而且當(dāng)下的ADC能夠處理的信號(hào)的頻譜范圍有限，僅能夠?qū)σ恍〔糠诸l譜進(jìn)行轉(zhuǎn)換，很可能忽略通信、雷達(dá)和其他方面有問題的電磁頻譜信號(hào)。對(duì)于美國(guó)國(guó)防部來說，實(shí)現(xiàn)可進(jìn)行超高速采樣的ADC是當(dāng)務(wù)之需［11］。美國(guó)國(guó)防先期研究計(jì)劃局（DARPA）已經(jīng)通過“商用時(shí)標(biāo)陣列”（ATC）開發(fā)出超高速ADC，采樣速率可以達(dá)到60 GS/s，是現(xiàn)有商用ADC采樣速率的10倍，完全可以勝任探測(cè)分析30 GHz及以下頻譜范圍內(nèi)的任何信號(hào)，基本可以覆蓋現(xiàn)有電子戰(zhàn)通信和雷達(dá)等武器裝備的工作頻段［12］。該ADC在帶來驚人的采樣速率的同時(shí)，也給數(shù)據(jù)處理能力提出了更高的要求。ADC中每秒采樣所產(chǎn)生的數(shù)據(jù)量將達(dá)到1 Tbit，這將會(huì)導(dǎo)致巨大的功耗。此外ADC的信號(hào)處理能力也要達(dá)到同等量級(jí)，而且需要對(duì)數(shù)據(jù)量有效降級(jí)，從而能夠與相鄰的電子器件的信號(hào)處理能力相匹配，這就進(jìn)一步對(duì)制造工藝和設(shè)計(jì)提出了更高的要求。該ADC采用32 nm絕緣體Si工藝，在達(dá)到了功耗的要求下，達(dá)到了所需的數(shù)據(jù)轉(zhuǎn)換能力［13］。
但是隨著采樣速率的不斷提高，會(huì)出現(xiàn)很多無法按照預(yù)定次數(shù)采樣的問題，如孔徑抖動(dòng)以及傳統(tǒng)ADC采樣保持電路的固有限制，已經(jīng)成為更高精度、更高速度的ADC的發(fā)展瓶頸。當(dāng)下主要是通過插入模擬下變頻，適當(dāng)降低被采樣信號(hào)的頻率以及采用帶通技術(shù)來適當(dāng)提高ADC的轉(zhuǎn)換速度，但是仍需要不斷探究更好的解決方法［14］。
此外人們常常忽略一個(gè)ADC限制：信噪比的限制。ADC中的噪聲主要由三部分構(gòu)成：量化噪聲；帶內(nèi)噪聲或干擾；原來在帶外經(jīng)轉(zhuǎn)換后搬移到帶內(nèi)的噪聲或干擾，及混疊噪聲。這些噪聲在高信噪比時(shí)，可能對(duì)器件性能的影響并不大，但是在信噪比較低的時(shí)候就會(huì)嚴(yán)重影響器件的性能，這就會(huì)嚴(yán)重影響信號(hào)傳輸?shù)馁|(zhì)量。為了減少噪聲，通常會(huì)把信號(hào)盡量放大，但是不能超過ADC的模擬輸入信號(hào)的幅度，因?yàn)樵诮咏麬DC的滿刻度時(shí)，ADC的非線性失真最大，解決這一問題的措施是：增加ADC的動(dòng)態(tài)范圍；提高ADC的轉(zhuǎn)換精度；采用新的A/D變換技術(shù)，如∑-Δ技術(shù)［15］。
這些瓶頸都是制約A/D器件性能提高的因素，這將是研究設(shè)計(jì)ADC的科研人員以后要著力解決的問題，只有解決好這個(gè)問題，才能設(shè)計(jì)實(shí)現(xiàn)更高性能的模數(shù)轉(zhuǎn)換器。
4 結(jié)束語
本文對(duì)A/D器件的國(guó)內(nèi)外發(fā)展情況進(jìn)行了分析總結(jié)，并得出了A/D器件的發(fā)展瓶頸，即采樣速率的不斷提高帶來的孔徑抖動(dòng)問題以及ADC采樣電路固有的限制。可以說A/D器件是整個(gè)通信系統(tǒng)中的關(guān)鍵所在，也是整個(gè)系統(tǒng)的瓶頸，必須投入大量的物力、人力、財(cái)力致力于A/D器件的研究。
林朋飛，陳少昌（海軍工程大學(xué) 電子工程學(xué)院，湖北 武漢 430033）
參考文獻(xiàn)
［1］ 楊洋。基于軟件無線電的數(shù)字接收技術(shù)研究［J］。技術(shù)交流，2012，38（10）：6 10.
［2］ 溫東，姜波，劉翠海。超低頻通信中海洋步長(zhǎng)濾波器設(shè)計(jì)［J］。電訊技術(shù)，2013，5（2）：10 15.
?。?］ 溫廣杰，鐘京立，謝健?；贏DC和層次分析法的指揮所通信裝備效能評(píng)估模型構(gòu)建［J］。現(xiàn)代電子技術(shù)，2015，36（2）：132 135.
?。?］ 柳超，蔣華，黃金輝。甚低頻通信［M］。北京：海潮出版社，2012.
?。?］ 盧慶廣，夏棟。軟件雷達(dá)射頻采樣ADC性能需求分析［J］。般船科學(xué)技術(shù)，2012（1）：130 132.
［6］ MOLISCH A F.Wireless communications［M］.Hoblken： John wiley，2011.
?。?］ 付貞，溫東，孫曉磊。削波后的甚低頻大氣噪聲中的通信接收性能［J］。電訊技術(shù)，2011，11（3）：22 34.
?。?］ 吳興斌。高速A/D轉(zhuǎn)換器的研究進(jìn)展及發(fā)展趨勢(shì)［J］。微電子學(xué)，2013，13（5）：17 29.
?。?］ 周銀。無線通信中流水線模數(shù)轉(zhuǎn)換器的低成本低功耗研究與設(shè)計(jì)［J］。復(fù)旦大學(xué)學(xué)報(bào)，2014，27（1）：108 150.
?。?0］ 徐碩，崔建文，王暾，等。北斗衛(wèi)星通信在強(qiáng)震動(dòng)臺(tái)網(wǎng)數(shù)據(jù)傳輸中的應(yīng)用［J］。觀測(cè)技術(shù)，2013，21（1）：233 235.
?。?1］ 鄭瑞洵。海軍艦艇通信技術(shù)及其發(fā)展趨勢(shì)［J］。艦船電子工程，2012，27（1）：121 123.
［12］ 王偉，郭大江。甚低頻遙控水雷全向數(shù)字接收機(jī)的研究［J］?，F(xiàn)代電子技術(shù)，2012，31（14）：3 6.
［13］ 劉文正，王紅軍。水面艦艇通信對(duì)抗效能評(píng)估研究［J］。學(xué)術(shù)論文與技術(shù)學(xué)報(bào)，2014，32（19）：14 16.
?。?4］ ROWE H E. Extremely low frequency （ELF） communication to submarines［J］.IEEE Transactions on Communications， 1974，22（4）：371 385
［15］ 王偉?；贑MOS工藝高速低功耗折疊內(nèi)插結(jié)構(gòu)模數(shù)轉(zhuǎn)換器設(shè)計(jì)和研究［D］。上海：復(fù)旦大學(xué)，2013.
工商網(wǎng)監(jiān)
評(píng)論