多路跟蹤濾波同步數(shù)據(jù)采集系統(tǒng)的研究

1.1 Σ-ΔADC內(nèi)部結(jié)構(gòu)與工作原理
　　AD73360L的每個(gè)獨(dú)立的A/D轉(zhuǎn)換通道的內(nèi)部結(jié)構(gòu)如圖2所示。經(jīng)程控放大器調(diào)理后的輸入信號(hào)V_in與反饋信號(hào)Vf相減后的增量再經(jīng)采樣保持器保持后輸入A/D轉(zhuǎn)換器，低分辨率A/D轉(zhuǎn)換器以L(fǎng)_fs=DMCLK/8的高過(guò)采樣率對(duì)保持后的增量進(jìn)行高速采樣，16位累加器對(duì)低分辨率采樣值累加求和后得到高分辨率的Vo，再由D/A轉(zhuǎn)換器轉(zhuǎn)換成16位模擬量V_f反饋到減法器，從而形成閉環(huán)負(fù)反饋的Σ-ΔA/D調(diào)制器。通過(guò)負(fù)反饋環(huán)路的不斷調(diào)整使Vo(N)＝Vo(N-1)＋[V_in－V_f (N-1)]，即Vo(N)＝V_in。由于A(yíng)/D轉(zhuǎn)換器在量化過(guò)程中存在量化誤差，但通過(guò)閉環(huán)負(fù)反饋環(huán)路的誤差補(bǔ)足性能和高速重復(fù)取樣方法，把量化噪聲延續(xù)到L_fs/2的整個(gè)頻帶范圍內(nèi)，并將它推到正常采樣率以外的高頻段上^[2]。

　　抗混疊數(shù)字濾波器對(duì)2K個(gè)高速采樣值Vo進(jìn)行數(shù)字均值滑動(dòng)濾波(抽取系數(shù)K=高過(guò)采樣率/采樣率)，濾除二分之一采樣頻率以上的高頻噪音和輸入信號(hào)的高次諧波。濾波特性的詳細(xì)描述參見(jiàn)文獻(xiàn)^[1]。經(jīng)濾波后的采樣值按K:1抽取作為輸出，降低了A/D轉(zhuǎn)換通道的采樣率，從而降低了同步串行口的速度要求。A/D轉(zhuǎn)換通道的采樣頻率f_s=L_fs/K。時(shí)鐘頻率與高過(guò)采樣率、采樣率和抽取系數(shù)K均存在整倍數(shù)關(guān)系，提供了控制Σ-ΔADC實(shí)現(xiàn)同步采集、跟蹤濾波的條件。
1.2 同步采樣的實(shí)現(xiàn)方法
　　當(dāng)采樣速率是被測(cè)信號(hào)頻率的整倍數(shù)，采樣點(diǎn)包含整個(gè)周期，且滿(mǎn)足采樣定理時(shí)，用DFT頻譜分析，頻域不會(huì)發(fā)生泄漏，可完全消除誤差^[2]。因此采用硬件鎖相環(huán)電路產(chǎn)生整倍于被測(cè)信號(hào)頻率的方波來(lái)控制Σ-ΔA/D轉(zhuǎn)換器實(shí)現(xiàn)同步整周期采樣。倍頻鎖相電路如圖3所示。

　　為使鎖相環(huán)準(zhǔn)確鎖定在被測(cè)信號(hào)(u_i或i_i)的基波頻率上，輸入電壓信號(hào)經(jīng)3階有源低通濾波器濾除60Hz以上高次諧波，經(jīng)過(guò)零比較器輸出對(duì)稱(chēng)方波，作為高速鎖相環(huán)的輸入信號(hào)f_i。f_i同時(shí)也用作DSP測(cè)量信號(hào)頻率的信號(hào)源。
　　被測(cè)信號(hào)頻率f_i與反饋信號(hào)fo/N進(jìn)行相位比較，其相位差信號(hào)經(jīng)過(guò)低通濾波后，控制壓頻振蕩器輸出頻率fo發(fā)生相應(yīng)的變化，再經(jīng)N分頻后反饋到相位比較器，通過(guò)負(fù)反饋環(huán)路的快速調(diào)整，最終達(dá)到環(huán)路鎖定。鎖定時(shí)fo/N與fi的頻率之差趨于零,即fo=Nf_i。將鎖相環(huán)產(chǎn)生的倍頻信號(hào)fo作為Σ－ΔA/D轉(zhuǎn)換器的主時(shí)鐘信號(hào)，可以控制Σ-ΔA/D轉(zhuǎn)換器實(shí)現(xiàn)同步數(shù)據(jù)采集^[3-4]。
　　被測(cè)50Hz信號(hào)每周期采樣1 024次，則采樣率fs為51.2kHz，壓控振蕩器中心頻率fo＝fs×256＝13.1 072(MHz)。壓控振蕩器上、下限頻率設(shè)計(jì)為16MHz和10MHz，當(dāng)被測(cè)信號(hào)在60～40Hz范圍變化時(shí)，可以實(shí)現(xiàn)同步數(shù)據(jù)采集。同步采樣率可通過(guò)編程選擇每周期采樣1 024、512、256和128次。
　　鎖相環(huán)電路由高速鎖相環(huán)芯片74HC4046A和分頻器CD4060組成,產(chǎn)生AD73360L采集觸發(fā)信號(hào)，74HC4046A壓頻振蕩器最高輸出頻率可達(dá)24MHz。
1.3 跟蹤濾波的實(shí)現(xiàn)方法
　　由于Σ-ΔA/D轉(zhuǎn)換器實(shí)現(xiàn)同步采集，采樣頻率始終是被測(cè)信號(hào)頻率的整倍數(shù)。由Σ-ΔA/D轉(zhuǎn)換器的原理可知，抗混疊數(shù)字濾波器對(duì)2K個(gè)高速采樣值Vo進(jìn)行數(shù)字均值滑動(dòng)濾波，濾除被測(cè)信號(hào)中二分之一采樣頻率以上的高次諧波。因此，抗混疊數(shù)字濾波器的截止頻率始終跟蹤信號(hào)頻率變化，使它具有良好的抗混疊跟蹤濾波功能。
1.4 模擬輸入前端電路設(shè)計(jì)
　　由于采用Σ-Δ A/D轉(zhuǎn)換原理，具有良好的內(nèi)置抗混疊性能，所以對(duì)模擬前端濾波器的要求不高，用一階RC低通濾波器就能滿(mǎn)足要求^[5]，從而省去由開(kāi)關(guān)電容濾波器和復(fù)雜外圍控制電路組成的抗混疊跟蹤濾波電路，節(jié)省了成本。為了提高系統(tǒng)抗干擾能力，模擬輸入通道采用差動(dòng)輸入方式，具體電路如圖4所示。輸入信號(hào)通過(guò)C1和C2耦合到ADC的模擬輸入端。R1和C3、R2和C4構(gòu)成一階低通抗混疊濾波器。圖中REFOUT是片內(nèi)基準(zhǔn)電壓輸出，通過(guò)R3和R4為輸入端引入共模偏置電壓，可根據(jù)需要配置為1.5V或2.5V。該電路可以把50Hz的交流信號(hào)直接耦合到AD73360L的模擬輸入端。

1.5 頻率測(cè)量方法
??? ?電壓或電流信號(hào)經(jīng)濾波整形后輸入到鎖相環(huán)的方波信號(hào)fi，也同時(shí)輸入到DSP的CPI捕獲輸入端，利用DSP的捕獲功能，檢測(cè)兩個(gè)相鄰脈沖上升沿的時(shí)間間隔，計(jì)算出信號(hào)的頻率。為提高測(cè)量精度，每次檢測(cè)出N個(gè)相鄰上升沿的時(shí)間間隔，求平均得信號(hào)頻率。
2 TMS320LF2407與AD73360L接口電路設(shè)計(jì)
2.1 AD73360L性能簡(jiǎn)介
　　AD73360L是ADI公司推出的６獨(dú)立通道的16位串行可編程A/D轉(zhuǎn)換器。每個(gè)A/D轉(zhuǎn)換通道由程控放大器、高過(guò)采樣率的Σ-ΔA/D調(diào)制器、抽取數(shù)字濾波器等組成。具有設(shè)計(jì)簡(jiǎn)便、結(jié)構(gòu)緊湊、工作穩(wěn)定和可以方便地在幾種采樣率之間選擇等優(yōu)點(diǎn)。與并行接口相比，采用串行接口的硬件連接線(xiàn)大為減少，這樣不僅可以減少印制電路板的面積，還可以減少電磁干擾，從而使系統(tǒng)更加穩(wěn)定地工作。在不影響系統(tǒng)工作速度的條件下，在系統(tǒng)設(shè)計(jì)中利用串行接口代替并行接口不失為一種很好的設(shè)計(jì)方法。
2.2 AD73360L同步串行口
　　AD73360L的16位同步串行口(SPORT)有輸入、輸出兩個(gè)移位寄存器，它用6條通訊總線(xiàn)實(shí)現(xiàn)發(fā)送采樣值和接收控制信息的雙向同步通訊。它只能工作在主控方式。AD73360L的SPORT有三種工作模式：編程模式、數(shù)據(jù)模式和混合模式。
　　在編程模式下，AD73360L首先在SCLK的下降沿檢測(cè)輸入幀同步SDIFS，當(dāng)檢測(cè)到SDIFS高電平后，從下個(gè)周期開(kāi)始，在SCLK的下降沿將SDI線(xiàn)上的命令控制字的1位移入AD73360L的移位寄存器，連續(xù)移位16次，一個(gè)命令控制字接收完畢，存入對(duì)應(yīng)的寄存器中。然后重復(fù)上述過(guò)程，直到接收到新的工作模式控制字后，才能轉(zhuǎn)入新的工作模式。
　　在數(shù)據(jù)模式下，只能輸出采樣值。當(dāng)AD73360L完成一次數(shù)據(jù)采集后，首先在SCLK的上升沿向SDOFS發(fā)送一個(gè)時(shí)鐘周期高電平的輸出幀同步信號(hào)，將一個(gè)采樣值裝入移位寄存器，然后從下個(gè)周期開(kāi)始，在SCLK的上升沿將移位寄存器中的采樣值移位到SDO線(xiàn)上，連續(xù)移位16次，一個(gè)采樣值發(fā)送完畢，重復(fù)上述過(guò)程，直到6個(gè)采樣值發(fā)送完畢。當(dāng)下次AD轉(zhuǎn)換完成后，重復(fù)上述過(guò)程，重新發(fā)送一組采樣數(shù)據(jù)。只有復(fù)位AD73360L，才能終止數(shù)據(jù)模式的輸出過(guò)程。
2.3 TMS320LF2407同步串行口
　　TMS320LF2407 DSP的16位同步串行口SPI可工作于主動(dòng)或從動(dòng)兩種工作方式^[6]。它只有一個(gè)移位寄存器，僅含有4條通訊總線(xiàn)：SPISOMI 從動(dòng)輸出/主動(dòng)輸入數(shù)據(jù)線(xiàn)；SPISIMO 從動(dòng)輸入/主動(dòng)輸出數(shù)據(jù)線(xiàn)；SPICLK 串行同步時(shí)鐘；SPISTE 從動(dòng)方式SPI端口使能，由主控機(jī)輸入，低電平有效。當(dāng)SPI接口有多個(gè)數(shù)據(jù)發(fā)送和接收時(shí)，在SPICLK控制下，數(shù)據(jù)是連續(xù)傳輸，各數(shù)據(jù)間沒(méi)有間隔，除非SPISTE無(wú)效，才能停止數(shù)據(jù)的傳輸。
2.4 TMS320LF2407與AD73360L接口電路
　　通過(guò)以上分析可知，它們之間的通訊方式存在以下三個(gè)不匹配的地方。
　　(1)AD73360L發(fā)送或接收數(shù)據(jù)是根據(jù)幀同步信號(hào)實(shí)現(xiàn)數(shù)據(jù)起始位的識(shí)別，在時(shí)鐘SCLK的控制下，通過(guò)移位方式進(jìn)行數(shù)據(jù)通訊。TMS320LF2407僅提供4條通訊總線(xiàn)，輸出數(shù)據(jù)時(shí)，不能提供輸出幀同步信號(hào)，因而造成接收命令錯(cuò)誤；接收數(shù)據(jù)時(shí)，因不能識(shí)別AD73360L發(fā)出的輸出幀同步信號(hào)，而造成接收數(shù)據(jù)錯(cuò)位。
　　(2)AD73360L發(fā)送或接收數(shù)據(jù)，在兩個(gè)數(shù)據(jù)間至少存在一個(gè)時(shí)鐘周期的時(shí)間間隔，TMS320LF2407則是連續(xù)傳輸，在兩個(gè)數(shù)據(jù)間沒(méi)有時(shí)間間隔。
　　(3)AD73360L只能工作在主動(dòng)方式，不能向DSP的SPI端口提供使能控制信號(hào)SPISTE，AD73360L不能啟動(dòng)TMS320LF2407接收或發(fā)送數(shù)據(jù)。
　　因此，TMS320LF2406與AD73360L的兩個(gè)同步串行接口不能直接匹配。為此設(shè)計(jì)了如圖5所示的通訊接口電路。通過(guò)軟硬件結(jié)合的方法，可以實(shí)現(xiàn)它們之間的雙向數(shù)據(jù)通訊。圖中AD73360L的兩個(gè)幀同步信號(hào)連接成幀同步返回環(huán)方式，即FDOFS輸出幀同步作為SDIFS輸入幀同步，同時(shí)也連接到DSP的XINT1的中斷輸入端，作為DSP的發(fā)送或接收數(shù)據(jù)的同步信號(hào)；ADC的SCLK作為DSP的移位時(shí)鐘信號(hào)；ADC的數(shù)據(jù)輸出SDO作為DSP的數(shù)據(jù)輸入SPISIMO；DSP的數(shù)據(jù)輸出SPISOMI作為ADC的數(shù)據(jù)輸入SDI；DSP的IOPE1輸出作為SPI端口使能SPISTE輸入；DSP的IOPE2輸出控制AD73360L的復(fù)位和片選使能。

3 通訊軟件設(shè)計(jì)
　　首先，TMS320LF2407 DSP的IOPE1輸出端置1，禁止SPI接口通訊，DSP的IOPE2輸出端置0，使AD73360L復(fù)位；然后，初始化DSP的SPI通訊接口，設(shè)置SPI為從動(dòng)工作方式和數(shù)據(jù)發(fā)送方式。當(dāng)AD73360L可靠復(fù)位后，全部控制寄存器復(fù)位到零,默認(rèn)最低的SCLK速率( DMCLK/8)和采樣率(DMCLK/2048)，它確保與低速微處理器的可靠通訊。當(dāng)DSP將IOPE2輸出端置1時(shí)，AD73360L的復(fù)位過(guò)程結(jié)束并使片選CS使能。AD73360L復(fù)位之后，默認(rèn)工作在編程模式，便于對(duì)AD73360L進(jìn)行初始化，并且在每個(gè)采樣周期輸出一個(gè)幀同步SDOFS。它既作為AD73360L的輸入幀同步信號(hào),同時(shí)也作為DSP的XINT1的輸入。在對(duì)AD73360L進(jìn)行初始化階段，DSP查詢(xún)XINT1的狀態(tài)。當(dāng)檢測(cè)到XINT1引腳的幀同步脈沖的上升沿時(shí)，將一個(gè)16位控制字發(fā)送至緩沖區(qū)；當(dāng)DSP檢測(cè)到XINT1的下降沿時(shí)，把IOPE1置0，使SPISTE有效，允許發(fā)送數(shù)據(jù)。在SCLK的上升沿將數(shù)據(jù)移位到發(fā)送數(shù)據(jù)線(xiàn)SPISOMI上，然后在SCLK的下降沿，移入AD73360L內(nèi)部的輸入移位寄存器。在發(fā)送數(shù)據(jù)時(shí)，DSP始終查詢(xún)SPI的狀態(tài)，當(dāng)DSP查詢(xún)到一個(gè)控制字發(fā)送完畢時(shí)，立即把IOPE1置1，則SPISTE無(wú)效，禁止繼續(xù)發(fā)送。然后，DSP重新查詢(xún)XINT1引腳的幀同步脈沖，重復(fù)上述的發(fā)送控制命令字的過(guò)程。同時(shí)，AD73360L將接收的控制字存入相應(yīng)的控制寄存器中。當(dāng)最后一個(gè)控制字（數(shù)據(jù)工作模式字）輸出完畢時(shí)，AD73360L初始化過(guò)程結(jié)束，以后對(duì)其編程將無(wú)效，除非重新復(fù)位AD73360L。而DSP則重新初始化SPI接口，把它設(shè)置為輸入方式，并允許SPI接收中斷，允許XINT1下降沿中斷。每當(dāng)一次A/D轉(zhuǎn)換完成后，AD73360L按規(guī)定時(shí)序連續(xù)發(fā)送6個(gè)采樣值和對(duì)應(yīng)的6個(gè)同步脈沖，AD73360L的每個(gè)輸出同步脈沖的下降沿（即SCLK的上升沿），XINT1都產(chǎn)生一次中斷，中斷服務(wù)程序中把IOPE1置0使SPISTE有效，允許接收數(shù)據(jù)。在SCLK的每個(gè)下降沿，將AD73360L輸出的采樣值移入DSP內(nèi)部的移位寄存器中。每當(dāng)DSP接收一個(gè)16位采樣值后，SPI產(chǎn)生中斷，SPI中斷程序保存采樣值并把IOPE1置1使SPISTE無(wú)效，禁止接收數(shù)據(jù)。接口通訊軟件流程如圖6所示。