高速模數(shù)轉(zhuǎn)換器輸入阻抗測(cè)量方法

　　本文解釋了為什么ADC輸入阻抗隨頻率而變化，以及為什么這是個(gè)電路設(shè)計(jì)難題;然后比較了確定輸入阻抗的兩種方法：利用網(wǎng)絡(luò)分析儀測(cè)量法和利用數(shù)學(xué)分析方法計(jì)算法。本文還介紹了正確使用網(wǎng)絡(luò)分析儀的過(guò)程，并且提供了一個(gè)數(shù)學(xué)模型，其計(jì)算結(jié)果與實(shí)際測(cè)量結(jié)果非常接近。

　　“有緩沖”或“無(wú)緩沖”

　　考慮輸入阻抗的影響時(shí)，設(shè)計(jì)人員一般可以在兩類高速ADC之間選擇：有緩沖和無(wú)緩沖(即采用開關(guān)電容)。雖然有許多不同的轉(zhuǎn)換器拓?fù)浣Y(jié)構(gòu)可供選擇，但本文討論的應(yīng)用僅涉及流水線架構(gòu)。

　　常用的CMOS開關(guān)電容ADC無(wú)內(nèi)部輸入緩沖器。因此，其功耗遠(yuǎn)低于緩沖型ADC。外部前端直接連接到ADC的內(nèi)部開關(guān)電容采樣保持(SHA)電路，這帶來(lái)兩個(gè)問(wèn)題。

　　第一，當(dāng)ADC在采樣與保持兩種模式之間切換時(shí)，其輸入阻抗會(huì)隨頻率和模式而變化。第二，來(lái)自內(nèi)部采樣電容和網(wǎng)絡(luò)的電荷注入會(huì)將少量信號(hào)(與高頻成分混合，如圖1所示)反射回前端電路和輸入信號(hào)，這可能導(dǎo)致與轉(zhuǎn)換器模擬輸入端相連的元件(有源或無(wú)源)發(fā)生建立(settling)錯(cuò)誤。

?

　　圖1：此圖反映了內(nèi)部采樣電容的時(shí)域電荷注入(單端)與頻域電荷注入的對(duì)比關(guān)系。

　　通常，當(dāng)頻率較低時(shí)(《100MHz)，這類轉(zhuǎn)換器的輸入阻抗非常高(數(shù)千Ω左右);當(dāng)頻率高于200MHz時(shí)，差分輸入阻抗跌落至大約200Ω。輸入阻抗的虛部(即容性部分)也是如此，低頻時(shí)的容抗相當(dāng)高，高頻時(shí)逐漸變小到大約1-2pF?！捌ヅ洹边@種輸入結(jié)構(gòu)是個(gè)極具挑戰(zhàn)性的設(shè)計(jì)問(wèn)題，特別是當(dāng)頻率高于100MHz時(shí)。

　　輸入端采用差分結(jié)構(gòu)很重要，尤其是對(duì)于頻域設(shè)計(jì)。差分前端設(shè)計(jì)能夠更好地對(duì)電荷注入進(jìn)行共模抑制，并且有助于設(shè)計(jì)。

　　采用帶輸入緩沖的轉(zhuǎn)換器更便于設(shè)計(jì)。但不利的一面是這類轉(zhuǎn)換器的功耗更高，因?yàn)榫彌_器必須設(shè)計(jì)得具有高線性和低噪聲特性。輸入阻抗通常規(guī)定為固定的差分R||C阻抗。它由一個(gè)晶體管級(jí)進(jìn)行緩沖，該級(jí)以低阻抗驅(qū)動(dòng)轉(zhuǎn)換過(guò)程，因此顯著減小了電荷注入尖峰和開關(guān)瞬變。

　　與開關(guān)電容型ADC不同，輸入終端在轉(zhuǎn)換過(guò)程的采樣和保持階段幾乎無(wú)變化。因此，相比于無(wú)緩沖型ADC，其驅(qū)動(dòng)電路的設(shè)計(jì)容易得多。圖2為緩沖型和無(wú)緩沖型ADC的內(nèi)部采樣保持電路的結(jié)構(gòu)簡(jiǎn)圖。

?

　　圖2： 所示是無(wú)緩沖(a)和有緩沖(b)高速流水線ADC采樣和保持電路的比較。

　　轉(zhuǎn)換器的選擇可能很難，但如今的大部分設(shè)計(jì)都力求更低功耗，因此設(shè)計(jì)人員往往采用無(wú)緩沖型轉(zhuǎn)換器。如果線性指標(biāo)比功耗更重要，則通常選用緩沖型轉(zhuǎn)換器。應(yīng)當(dāng)注意，無(wú)論選擇何種轉(zhuǎn)換器，應(yīng)用的頻率越高，則前端設(shè)計(jì)就越困難。單靠選擇緩沖型轉(zhuǎn)換器并不能解決所有問(wèn)題。不過(guò)在某些情況下，它可能會(huì)降低設(shè)計(jì)復(fù)雜性。