可編程邏輯控制器是工業(yè)自動(dòng)化領(lǐng)域的重要組成部分?；镜腜LC組件必須足夠靈活并可配置，以滿(mǎn)足不同工廠和應(yīng)用的需求。本文著重介紹可編程邏輯控制器（PLC）基本操作及功能簡(jiǎn)介。
2013-04-07 10:05:17
9841 按照上述步驟校準(zhǔn)完成后，PLL 的反饋操作使 VCO 鎖定于正確的頻率。鎖定速度取決于非線性周跳行為。PLL總鎖定時(shí)間包括兩個(gè)部分：VCO頻段校準(zhǔn)時(shí)間和PLL周跳時(shí)間。VCO頻段校準(zhǔn)時(shí)間僅取決于PFD頻率；PFD頻率越高，鎖定時(shí)間越短。
2018-05-18 08:35:205327 
使用自動(dòng)校準(zhǔn)模式時(shí)，總鎖定時(shí)間對(duì)某些應(yīng)用來(lái)說(shuō)可能太長(zhǎng)。 本應(yīng)用筆記提出一種通過(guò)手動(dòng)選擇頻段來(lái)顯著縮短鎖定時(shí)間的方案
2021-06-21 09:53:594651 
邏輯分析儀是一種類(lèi)似于示波器的波形測(cè)試設(shè)備，它可以監(jiān)測(cè)硬件電路工作時(shí)的邏輯電平（高或低），并加以存儲(chǔ)，用圖形的方式直觀地表達(dá)出來(lái)，便于用戶(hù)檢測(cè)和分析電路設(shè)計(jì)（硬件設(shè)計(jì)和軟件設(shè)計(jì)）中的錯(cuò)誤。邏輯分析儀
2017-08-07 10:27:22
邏輯分析儀是一種類(lèi)似于示波器的波形測(cè)試設(shè)備，它可以監(jiān)測(cè)硬件電路工作時(shí)的邏輯電平（高或低），并加以存儲(chǔ)，用圖形的方式直觀地表達(dá)出來(lái)，便于用戶(hù)檢測(cè)和分析電路設(shè)計(jì)（硬件設(shè)計(jì)和軟件設(shè)計(jì)）中的錯(cuò)誤。邏輯分析儀
2017-08-18 10:06:38
鎖定放大器4053部分如圖所示 給電路板只上+-5V的時(shí)候 4053邏輯是正確的 4和15腳輸出波形互補(bǔ)（正常）但一旦供上+-12之后 就會(huì)出現(xiàn)邏輯功能錯(cuò)誤的現(xiàn)象，4和15波形一樣了（不正常） 求
2016-06-28 19:07:21
本帖最后由 893053742 于 2016-6-27 23:45 編輯
鎖定放大器4053部分如圖所示 給電路板只上+-5V的時(shí)候 4053邏輯是正確的 4和15腳輸出波形互補(bǔ)（正常）但一旦
2016-06-27 23:22:17
您好工程師：
當(dāng)我使用AD9122時(shí)，內(nèi)部鎖相環(huán)無(wú)法完成鎖定，參考時(shí)鐘來(lái)自AD9518產(chǎn)生的500MHz時(shí)鐘，頻率倍增產(chǎn)生1GHZ DACCLK
配置如下
0B 20
0C E1
0DD4
0A 電容
0A A0
最后讀到0E的7位不能是1，不能完成鎖定，希望能幫忙解決，謝謝
2023-12-01 07:29:29
???? 之前使用開(kāi)發(fā)板，進(jìn)行配置，BBPLL可以鎖定，但自己做的單板卻無(wú)法鎖定，檢查電平和時(shí)鐘都沒(méi)有問(wèn)題，使用的配置寄存器的值@和開(kāi)發(fā)板的一樣，請(qǐng)問(wèn)還有什么可能的原因?qū)е翨BPLL無(wú)法鎖定。@
2019-01-11 10:49:26
你好，請(qǐng)教個(gè)關(guān)于本振的問(wèn)題：ADF4193的鎖定：從手冊(cè)上看，當(dāng)前向分頻之后的頻率和VCO輸出頻率分頻之后兩個(gè)頻率差在一定范圍之內(nèi)，內(nèi)部邏輯檢測(cè)到連續(xù)幾個(gè)脈沖之內(nèi)在范圍內(nèi)，就判定為鎖定，從手冊(cè)上看是
2018-09-04 10:42:32
DC邏輯綜合詳解DC軟件簡(jiǎn)介邏輯綜合DC命令DC軟件簡(jiǎn)介DC( Design Compiler )為Synopsys公司邏輯合成工具。DC得到全球60多個(gè)半導(dǎo)體廠商、380多個(gè)工藝庫(kù)的支持。據(jù)
2021-07-29 08:07:14
工程設(shè)計(jì)文件 5.6 編譯及仿真工程 5.7 約束及配置工程 5.8 LogicLock邏輯鎖定工具使用技巧 5.9 SignalTap II在線邏輯分析儀的使用方法 5.10 典型實(shí)例9
2012-02-09 15:45:32
（1.28Gbps））。所以我有6個(gè)PLL。我的GTP設(shè)計(jì)是完全對(duì)稱(chēng)的。只有一個(gè)MGT_USRCLK模塊的PLL（PLL0）被鎖定，另一個(gè)（PLL1）被鎖定一小段時(shí)間，然后再被鎖定一小段時(shí)間再重新鎖定一小段時(shí)間等等
2019-06-19 11:27:42
MIPS P5600簡(jiǎn)介高端32位MIPS CPU的演進(jìn)
2021-02-04 07:42:08
宏定義LEDS_CTL 的使用Makefile腳本語(yǔ)法簡(jiǎn)介Makefile測(cè)試
2020-12-22 06:39:05
為什么在選用MAX7000系列的器件的時(shí)候，總是提示“該器件不支持logiclock”的問(wèn)題啊？編譯的時(shí)候也是這個(gè)問(wèn)題。該怎么解決么？？謝謝?！癟he device or device family does not support logiclock regions”........
2015-03-14 12:07:07
一.GPIO簡(jiǎn)介每個(gè)通用IO口包括4個(gè)32位配置寄存器:GPIOx_MODERGPIOx_OTYPERGPIOx_OSPEEDRGPIOx_PUPDR2個(gè)32位數(shù)據(jù)寄存器
2022-01-18 09:29:25
XE164FN40芯片被鎖定，DAS可以?huà)呙璩瞿苓B接上，但是keil5在線仿真時(shí)顯示芯片被鎖定。有沒(méi)有辦法擦除鎖定，里面的東西不重要，片子能用就行。
2024-02-06 08:30:53
PS和PL互聯(lián)技術(shù)ZYNQ芯片開(kāi)發(fā)流程的簡(jiǎn)介
2021-01-26 07:12:50
altium designer 鎖定“導(dǎo)線”和“所有器件”鎖定，最主要目的是防止PCB生產(chǎn)廠家拼板時(shí)“不小心”改變PCB走線和器件位置等?？旖萱I解釋?zhuān)?Shift+F單擊對(duì)象以顯示Find
2016-01-12 20:30:17
:matlab版本是否學(xué)生版 isunix :是否unix版本 isa() :指定對(duì)象是否屬于指定類(lèi) logical() :把數(shù)值數(shù)組轉(zhuǎn)變?yōu)?b class="flag-6" style="color: red">邏輯數(shù)組 A(B) :A為數(shù)值數(shù)組,B為邏輯數(shù)組時(shí)，按B索引的非零元素返回A中相應(yīng)位置元素 mislocked() :當(dāng)前文件是否鎖定 ..
2011-07-13 14:08:24
《數(shù)字邏輯電路CAI》課件簡(jiǎn)介成都航空職業(yè)技術(shù)學(xué)院 邱寄帆 在深化教育體制改革、全面推行素質(zhì)教育的今天，教學(xué)方法和教學(xué)
2009-10-11 09:26:37
具有邏輯運(yùn)算和邏輯處理功能，用數(shù)字信號(hào)完成對(duì)數(shù)字量進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算的電路稱(chēng)為數(shù)字邏輯電路，包含門(mén)電路、觸發(fā)器、緩沖及驅(qū)動(dòng)器、計(jì)數(shù)器、譯碼器、復(fù)用器、多諧振蕩器、模擬開(kāi)關(guān)等電路。74HC1648
2020-03-28 11:05:02
我的CFR3=32'h1a1f_4132，輸入時(shí)鐘是25MHZ。使用示波器側(cè)得LOCK鎖定，達(dá)到預(yù)期156（625/4）。把FTW改變之后竟然LOCK失鎖，且156MZH的時(shí)鐘變?yōu)?40MHZ。為什么FTW會(huì)影響鎖定的時(shí)鐘呢？
2018-12-29 14:16:27
你好，我一直在用戶(hù)電路板設(shè)計(jì)上使用ST25RU3993，但尚未成功鎖定PLL。我試圖手動(dòng)和使用auto命令設(shè)置VCO范圍。我嘗試了各種載波頻率/基頻/參考頻率設(shè)置的組合。在嘗試解決問(wèn)題時(shí)，我注意到
2019-08-12 10:09:46
什么是同步邏輯和異步邏輯？同步電路和異步電路的區(qū)別在哪？時(shí)序設(shè)計(jì)的實(shí)質(zhì)是什么？
2021-09-29 07:33:38
線鎖定同步 （LINE LOCK）是一種利用交流電源來(lái)鎖定攝像機(jī)場(chǎng)同步脈沖的一種同步方式。當(dāng)圖像出現(xiàn)因交流電源造成的網(wǎng)波干擾時(shí)，將此開(kāi)關(guān)撥到線鎖定同步（LL）的位置，就可消除交流電源的干擾。
2008-12-29 13:47:50
目錄1．GPS導(dǎo)航簡(jiǎn)介2．伽利略導(dǎo)航簡(jiǎn)介3．Aeroflex GPS測(cè)試產(chǎn)品簡(jiǎn)介4．GPSG-1000測(cè)試應(yīng)用
2019-07-24 06:20:48
vhdl描述13.2.2 濾波器設(shè)計(jì)和結(jié)果13.3 logiclock優(yōu)化設(shè)計(jì)——底層模塊設(shè)計(jì)13.3.1 建立底層模塊工程13.3.2 建立父區(qū)域13.3.3 定義邏輯鎖定子區(qū)域13.3.4 將設(shè)計(jì)實(shí)體
2016-09-27 22:29:03
什么是可編程邏輯？ 在數(shù)字電子系統(tǒng)領(lǐng)域，存在三種基本的器件類(lèi)型：存儲(chǔ)器、微處理器和邏輯器件。存儲(chǔ)器用來(lái)存儲(chǔ)隨機(jī)信息，如數(shù)據(jù)表或數(shù)據(jù)庫(kù)的內(nèi)容。微處理器執(zhí)行軟件指令來(lái)完成范圍廣泛的任務(wù)，如運(yùn)行字處理
2019-07-10 08:16:49
你好在DCM中有一個(gè)RESET輸入引腳。我已將RESET引腳指定為分配RESET = ~LOCKED // DCM鎖定，希望這將使RESET從開(kāi)始起至少保持三個(gè)時(shí)鐘周期。當(dāng)我使用這種類(lèi)型的賦值
2019-06-06 07:23:45
如何將PROTEL99畫(huà)好的原理圖中所有元件鎖定在一起。
2014-04-16 23:53:40
如何手動(dòng)縮短PLL鎖定時(shí)間？你知道嗎？利用手動(dòng)頻段選擇，鎖定時(shí)間可從典型值4.5 ms 縮短到典型值360 μs。本文以高度集成的解調(diào)器和頻率合成器ADRF6820 為例，告訴大家如何手動(dòng)選擇頻段以縮短PLL鎖定時(shí)間。
2019-07-31 07:54:28
，但是每次我只能看到中斷發(fā)生一次，并且不會(huì)重置。還有，有人告訴我，也許我MCU上的#19(RE9/RPI89/AN21)引腳被鎖住了，所以我應(yīng)該解鎖，映射它，然后使用下面的命令和語(yǔ)法再次鎖定它。f我們知道
2020-03-20 09:53:37
嗨，我有Digilent的ZYBO板，我是從Trenz購(gòu)買(mǎi)的，因?yàn)槲以谟?guó)。當(dāng)我買(mǎi)它時(shí)，我無(wú)法獲得帶有鎖定Zynq 7010設(shè)備的設(shè)計(jì)工具憑證的配件包。當(dāng)時(shí)它甚至沒(méi)有列出，現(xiàn)在已經(jīng)上市，但沒(méi)有庫(kù)存
2018-12-12 10:45:18
最近使用ADF5356 | 小數(shù)N分頻鎖相環(huán) (PLL)實(shí)現(xiàn)信號(hào)源，F(xiàn)PGA控話(huà)制SPI，始終不能鎖定，初始化配置899MHZ沒(méi)問(wèn)題，但是更改N,F值不能鎖定，按照手冊(cè)更改各種參數(shù)和配置順序，硬是
2018-11-18 20:47:39
一個(gè)移動(dòng)電源的芯片，芯片的BAT鎖定電壓是3.15V，但是現(xiàn)在電池的過(guò)放都是3.0V，等到電池過(guò)放保護(hù)時(shí)，遠(yuǎn)遠(yuǎn)超過(guò)了芯片鎖定電壓了。問(wèn)一下論壇里的高人，有沒(méi)什么來(lái)使BAT端電壓達(dá)到3.0V以上？比如在電池端串一個(gè)電阻之類(lèi)什么的。先以為在電池的負(fù)極串一個(gè)二極管會(huì)提高，結(jié)果電壓還低了。
2017-11-23 11:00:52
] BUFDS類(lèi)型為clkingen_ML_BUFDS，原因如下。 這個(gè)問(wèn)題的原因： 與此結(jié)構(gòu)相關(guān)的一些邏輯被鎖定。這應(yīng)該導(dǎo)致 要鎖定的其余邏輯。我們應(yīng)該找到一個(gè)問(wèn)題 將BUFDS
2018-10-17 14:29:54
`電腦鍵盤(pán)鎖功能及使用方法簡(jiǎn)介一、功能簡(jiǎn)介： 本程序?yàn)殡娔X鍵盤(pán)按鍵鎖定工具。用戶(hù)可以有選擇地鎖定或解鎖電腦鍵盤(pán)上的某些按鍵。二、注意事項(xiàng): 1、用戶(hù)自行設(shè)置的程序密碼請(qǐng)務(wù)必牢記，否則將會(huì)導(dǎo)致鍵盤(pán)無(wú)法
2011-12-30 15:04:22
我購(gòu)買(mǎi)了一個(gè)virtex-7 fpga vc709連接套件，es- 節(jié)點(diǎn)鎖定設(shè)備鎖定許可證。我打算將軟件安裝到我的電腦上。我想知道我將來(lái)是否可以某種方式將許可證轉(zhuǎn)移到另一臺(tái)計(jì)算機(jī)上，如果是這樣的話(huà)
2018-11-30 14:55:33
最近調(diào)試有兩個(gè)問(wèn)題需要您釋疑： 1.9548有頻率鎖定和相位鎖定。兩者之間有關(guān)系嗎?鎖定有無(wú)先后順序的要求？ 2.在9548頻率和相位都鎖定之后，9548還是在不停的校準(zhǔn)，為什么還會(huì)時(shí)不時(shí)的失去鎖定，這是什么原因？配置問(wèn)題嗎？謝謝！
pcb板手動(dòng)布線鎖定以后怎么解除鎖定
2019-07-04 05:35:12
Ben Zhang簡(jiǎn)介ADRF6820是一款高度集成的解調(diào)器和頻率合成器，非常適合用于高級(jí)通信系統(tǒng)。它內(nèi)置一個(gè)寬帶I/Q解調(diào)器、一個(gè)小數(shù)N/整數(shù)N分頻鎖相環(huán) (PLL) 以及一個(gè)低相位噪聲多核
2018-10-31 10:16:46
【產(chǎn)品簡(jiǎn)介】高端邏輯分析儀產(chǎn)品簡(jiǎn)介（簡(jiǎn)版英文）
2022-10-17 07:08:32
邏輯分析儀原理及相關(guān)術(shù)語(yǔ)簡(jiǎn)介。邏輯分析儀的工作原理簡(jiǎn)介邏輯分析儀的組成結(jié)構(gòu)如圖1所示，它主要包括數(shù)據(jù)捕獲和數(shù)據(jù)顯示兩大部分。由于數(shù)字系統(tǒng)的測(cè)試一般要觀察較
2008-11-27 13:06:23
11 本文從延遲鎖定環(huán)路(DLL)的線性模型出發(fā)，運(yùn)用信號(hào)統(tǒng)計(jì)分析的方法，詳細(xì)研究了延遲鎖定環(huán)路的同步性能與相關(guān)區(qū)間、環(huán)路帶寬與信噪比之間的關(guān)系，得出了采用窄相關(guān)可以顯
2009-08-07 10:03:3024 Altera 公司出品系列器件所用設(shè)計(jì)軟件――Quartus®II，提供了一種其獨(dú)有的優(yōu)化方法：邏輯鎖定（LogicLock）。本文介紹了一種在實(shí)際工程中應(yīng)用邏輯鎖定的方法，并加以仿真驗(yàn)證
2009-09-03 08:39:5911 基于PLD芯片的時(shí)序邏輯設(shè)計(jì)與實(shí)現(xiàn):原理圖輸入設(shè)計(jì)直觀、便捷、操作靈活；1-1、原理圖設(shè)計(jì)方法簡(jiǎn)介QuartusII已包含了數(shù)字電路的基本邏輯元件庫(kù)（各類(lèi)邏輯門(mén)及觸發(fā)器），宏
2009-10-29 22:03:100 LogicLock功能演示本節(jié)旨在通過(guò)Quartus軟件自帶的工程實(shí)例——“l(fā)ockmult”來(lái)熟悉Altera Quartus II邏輯鎖定功能LogicLock的使用方法。在本節(jié)中，將主要講解下面知識(shí)點(diǎn)。&#
2010-02-08 16:38:060
可控硅鎖定器電路
2009-01-11 22:47:37543 
相序鎖定電路
2009-02-17 20:28:39747 
輸入鎖定的單穏觸發(fā)器電路圖
2009-04-06 08:43:18333 
800Hz單音鎖定式鎖定式火警電路圖
2009-06-10 08:57:581664 
Summit Microelectronics發(fā)表兩款鎖定高功耗應(yīng)用的新元件SMB113A和SMB117A
Summit Microelectronics發(fā)表兩款鎖定高功耗應(yīng)用的新元件SMB113A和SMB117A，
2009-07-01 08:34:39636 
數(shù)字式輸入鎖定電路
2009-09-15 11:07:49492 
簡(jiǎn)單的非鎖定式光電光開(kāi)關(guān)
CDS光電管用來(lái)驅(qū)動(dòng)
2009-09-22 17:07:58624 
用CD4066B的鎖定觸摸開(kāi)關(guān)
當(dāng)
2009-10-09 16:30:291472 
硬盤(pán)邏輯結(jié)構(gòu)簡(jiǎn)介
一. 硬盤(pán)邏輯結(jié)構(gòu)簡(jiǎn)介
1. 硬盤(pán)參數(shù)釋疑到目前為止, 人們常說(shuō)的硬盤(pán)參數(shù)還是古
2009-10-11 12:15:401559 
各種邏輯電路簡(jiǎn)介
邏輯電路：
以二進(jìn)制為原理、實(shí)現(xiàn)數(shù)字信號(hào)邏輯運(yùn)算和操作的電路。分組合邏輯電路和
2009-11-24 13:27:042959 常用邏輯門(mén)及其符號(hào)簡(jiǎn)介
2009-12-03 10:59:4262570 FPGA教程之頻率簡(jiǎn)介
每個(gè)CPU都有一個(gè)工作頻率，F(xiàn)PGA也不例外（當(dāng)然，只有你的設(shè)計(jì)應(yīng)該是時(shí)序邏輯），那該頻率是
2010-03-24 10:41:034284 
PC-Based邏輯分析儀簡(jiǎn)介
邏輯分析儀是利用時(shí)鐘從測(cè)試設(shè)備上采集和顯示數(shù)字信號(hào)的儀器，最主要作用在于時(shí)序判定。由于邏輯分析儀不像示波器那樣有許多電壓等級(jí)，
2010-04-02 13:49:39971 C300四位鎖定4線-16線譯碼器的邏輯功能和外引線排列同美國(guó)RCA公司的CD4514可方便地進(jìn)行互換.它的主要特點(diǎn)是帶有
2010-10-20 10:43:332156 
首先介紹了光電跟蹤儀鎖定機(jī)構(gòu)檢測(cè)調(diào)試儀研制的必要性和緊迫性，接下來(lái)介紹了方位鎖定機(jī)構(gòu)的特點(diǎn)及主要功能是完成對(duì)設(shè)備方位鎖定機(jī)構(gòu)狀態(tài)的檢測(cè)，能夠在單板上實(shí)現(xiàn)對(duì)方位鎖定
2011-03-18 16:20:2628 電子發(fā)燒友網(wǎng)核心提示： GAL是眾多英文單詞的縮寫(xiě)，分別涉及電子、物理、游戲等領(lǐng)域，但是在電子行業(yè)中指的是通用陣列邏輯（Generic Array Logic），是簡(jiǎn)單PLD其中的一種。電子發(fā)燒友
2012-10-12 14:16:335540 可編程邏輯器件簡(jiǎn)介，相關(guān)詳細(xì)學(xué)習(xí)。
2016-04-26 16:55:360 華清遠(yuǎn)見(jiàn)FPGA代碼-LogicLock功能演示
2016-10-27 18:07:543 研究了鎖定放大器的實(shí)現(xiàn)原理, 并根據(jù)該原理用 MATLAB的
SIMULINK工具箱對(duì)鎖定放大器進(jìn)行了建模和仿真。仿真結(jié)果表明
鎖定放大器具有卓越的微弱信號(hào)檢測(cè)能力。在實(shí)際測(cè)試中, 所設(shè)計(jì)的
鎖定放大器也很好的完成了信號(hào)的檢測(cè)和拾取。
2022-07-08 16:31:5828 在嘗試將鎖相環(huán)（PLL）鎖定時(shí)，你是否碰到過(guò)麻煩？草率的判斷會(huì)延長(zhǎng)調(diào)試過(guò)程，調(diào)試過(guò)程變得更加單調(diào)乏味。根據(jù)以下驗(yàn)證通行與建立鎖定的程序，調(diào)試過(guò)程可以變得非常簡(jiǎn)單。第 1 步：驗(yàn)證通信 第一步是驗(yàn)證PLL響應(yīng)編程的能力。如果PLL沒(méi)有鎖定，無(wú)法讀回，則嘗試發(fā)送需要最小量硬件命令工作的軟件命令。
2017-04-08 01:56:13881 
在嘗試將鎖相環(huán)（PLL）鎖定時(shí)，你是否碰到過(guò)麻煩？草率的判斷會(huì)延長(zhǎng)調(diào)試過(guò)程，調(diào)試過(guò)程變得更加單調(diào)乏味。根據(jù)以
2017-10-16 11:49:305147 
本文包含兩部分內(nèi)容：1）AXI接口簡(jiǎn)介；2）AXI IP核的創(chuàng)建流程及讀寫(xiě)邏輯分析。 1AXI簡(jiǎn)介（本部分內(nèi)容參考官網(wǎng)資料翻譯） 自定義IP核是Zynq學(xué)習(xí)與開(kāi)發(fā)中的難點(diǎn)，AXI IP核又是十分常用
2018-06-29 09:33:0014957 
當(dāng)PLL參考時(shí)鐘和PLL反饋時(shí)鐘的頻率和相位相匹配時(shí)，PLL則被稱(chēng)為是鎖定狀態(tài)。達(dá)到鎖定狀態(tài)所需的時(shí)間稱(chēng)為鎖定時(shí)間，這是PLL設(shè)計(jì)最關(guān)鍵的參數(shù)之一。
2018-03-14 15:17:006065 
PLL鎖定有那些檢測(cè)方法，它們特點(diǎn)是什么?一種是最為簡(jiǎn)單的數(shù)字檢測(cè)，它利用輸入?yún)⒖嫉姆诸l信號(hào)與VCO反饋的分頻信號(hào)，在PFD里鑒相的結(jié)果，通過(guò)連續(xù)結(jié)果時(shí)鐘周期檢測(cè)到鑒相的脈寬小于某值，作為鎖定的有效判決規(guī)則。這種檢測(cè)方式，判決方式簡(jiǎn)單，判斷的結(jié)果只有鎖定和非鎖定兩種情況。
2018-03-14 16:37:004972 
校準(zhǔn)完成后，PLL的反饋操作使VCO鎖定于正確的頻率。鎖定速度取決于非線性周跳行為。PLL總鎖定時(shí)間包括兩個(gè)部分：VCO頻段校準(zhǔn)時(shí)間和PLL周跳時(shí)間。VCO頻段校準(zhǔn)時(shí)間僅取決于PFD頻率；PFD頻率越高，鎖定時(shí)間越短。
2018-05-11 15:14:3410847 
蠢蠢欲動(dòng)了這么久，美國(guó)又將目光鎖定在了中國(guó)LED產(chǎn)業(yè)。
2019-04-24 11:39:433391 本文針對(duì)Vivado中實(shí)現(xiàn)的邏輯鎖定和增量編譯進(jìn)行的工程實(shí)例介紹，文中有對(duì)應(yīng)工程的下載地址。友情提示：（1）增量編譯只允許修改當(dāng)前工程不超過(guò)5%的時(shí)候才有效，一般應(yīng)用于較大工程添加修改
2019-07-06 10:32:426745 
哈希鎖定模式是指用戶(hù)在規(guī)定的時(shí)間段對(duì)于哈希值的原值進(jìn)行猜測(cè)來(lái)支付的一種機(jī)制。簡(jiǎn)單講，就是在智能合約的基礎(chǔ)上，雙方先鎖定資產(chǎn)，如果都在有限的時(shí)間內(nèi)輸入正確哈希值的原值，即可完成交易。
2019-09-10 10:56:553917 布局并保持fMAX性能。層次結(jié)構(gòu)包含一個(gè)用于頂層設(shè)計(jì)的VQM文件和一個(gè)或多個(gè)用于底層模塊的VQM文件。通過(guò)維護(hù)單獨(dú)的VQM文件，您可以將各個(gè)模塊放置到LogicLock區(qū)域中，以控制可編程邏輯器件（PLD）中的放置，并在將其他模塊添加到項(xiàng)目中時(shí)保持模塊的性能。
2021-01-15 14:38:0011 時(shí)控開(kāi)關(guān)鎖定屏幕：就是把屏幕給上鎖，無(wú)法對(duì)時(shí)控開(kāi)關(guān)進(jìn)行手動(dòng)控制，以及修改刪除定時(shí)時(shí)間。
2021-10-18 17:21:07844 在本文中，我們將討論市售鎖定放大器的實(shí)用方面，包括不同類(lèi)型的鎖定放大器及其主要特性。
2022-04-25 16:33:131428 
OCH184(霍爾效應(yīng)鎖定傳感器)
2022-06-06 15:40:29852 
電子發(fā)燒友網(wǎng)站提供《高端邏輯分析儀產(chǎn)品簡(jiǎn)介（簡(jiǎn)版英文）.pdf》資料免費(fèi)下載
2022-10-14 10:22:190 如何解決鎖相環(huán)無(wú)法鎖定
2022-11-02 08:16:213 欠壓鎖定 （UVLO） 可防止下游電子系統(tǒng)在異常低的電源電壓下運(yùn)行，這可能導(dǎo)致系統(tǒng)故障。例如，當(dāng)電源電壓低于規(guī)格時(shí)，數(shù)字系統(tǒng)的行為可能不穩(wěn)定，甚至凍結(jié)。當(dāng)電源是可充電電池時(shí)，欠壓鎖定可防止電池因深度放電而損壞。
2022-12-16 11:47:431712 舉個(gè)簡(jiǎn)單的例子，假如一個(gè)250MHz的DLL，其正常鎖定后的整個(gè)延時(shí)鏈（VCDL）的總延時(shí)為一個(gè)周期T，即4ns。但在某些特別情況下，VCDL可能延時(shí)2T，即8ns，這就發(fā)生了諧波鎖定。這時(shí)候Loop雖然鎖定在一個(gè)穩(wěn)定狀態(tài)下，然而卻是一種錯(cuò)誤情況。
2023-03-23 14:25:23755 
邏輯鎖定功能可以將FPGA中的代碼模塊在固定區(qū)域?qū)崿F(xiàn)，優(yōu)化時(shí)序性能，提升設(shè)計(jì)可靠性。 增量編譯功能，可以使設(shè)計(jì)更快速時(shí)序收斂，加快編譯速度。
2023-05-25 11:22:11800 
怎樣把PCI總線速度鎖定? PCI總線速度鎖定是指限制PCI總線傳輸速度的方法。當(dāng)系統(tǒng)中出現(xiàn)某些硬件兼容性問(wèn)題或者不穩(wěn)定性問(wèn)題時(shí)，鎖定PCI總線速度可能是一個(gè)有效的解決方案。在本文中，我們將詳細(xì)介紹
2023-09-02 15:12:391194 當(dāng)鎖相環(huán)無(wú)法鎖定時(shí)，該怎么處理的呢？如何解決鎖相環(huán)無(wú)法鎖定？ 鎖相環(huán)作為一種常見(jiàn)的電路設(shè)計(jì)，具有廣泛的應(yīng)用領(lǐng)域。然而，在一些情況下，由于種種原因，鎖相環(huán)可能無(wú)法正常鎖定，這時(shí)需要進(jìn)行一系列的測(cè)試
2023-10-30 10:16:33969 鎖相環(huán)鎖定時(shí)間取決于哪些因素？如何加速鎖定？ 鎖相環(huán)（PLL）是一種常見(jiàn)的電路，用于穩(wěn)定頻率。PLL中的關(guān)鍵是相鎖。相鎖發(fā)揮著將輸入頻率與參考頻率調(diào)整到相等的重要作用。在鎖相環(huán)設(shè)計(jì)中，鎖定
2023-10-30 10:51:18899 “鎖定”在cache中的塊在常規(guī)的cache替換操作中不會(huì)被替換，但當(dāng)通過(guò)C7控制cache中特定的塊時(shí)，比如使某特定的塊無(wú)效時(shí)，這些被“鎖定”在cache中的塊也將受到相應(yīng)
2023-10-31 11:31:21314
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論