基于單片機(jī)的等效采樣示波器設(shè)計

摘要：介紹了基于單片機(jī)系統(tǒng)的精密時鐘發(fā)生電路對高頻信號（1MHz～80MHz）進(jìn)行等效采樣的方法，設(shè)計并實(shí)現(xiàn)一個模擬帶寬為1Hz～80MHz的簡易數(shù)字示波器。

在數(shù)字示波器技術(shù)中，常用的采樣方法有兩種：實(shí)時采樣和等效采樣。實(shí)時采樣通常是等時間間隔的，它的最高采樣頻率是奈奎斯特極限頻率。等效采樣（Equivalent Sampling）是指對多個信號周期連續(xù)樣來復(fù)現(xiàn)一個信號波形，采樣系統(tǒng)能以擴(kuò)展的方式復(fù)現(xiàn)頻率大大超過奈奎斯特極限頻率的信號波形。

1 總體設(shè)計

由于所設(shè)計的示波器輸入頻率范圍較寬，本系統(tǒng)采用了等效和實(shí)時兩種采樣方式。若輸入頻率小于1.25MHz，選用實(shí)時采樣；反之，選用等效采樣。根據(jù)輸入頻率確定時鐘芯片的輸出及分頻數(shù)。當(dāng)輸入頻率高于1kHz時，利用可編程頻率合成芯片SY89429V產(chǎn)生基準(zhǔn)時鐘；當(dāng)輸入頻率小于1kHz時，由單片機(jī)提供40kHz的基準(zhǔn)時鐘。然后根據(jù)輸入頻率的大小對基準(zhǔn)時鐘使用不同的分頻數(shù)，從而產(chǎn)生采樣時鐘。

2 硬件設(shè)計

2.1總體設(shè)計

本系統(tǒng)在硬件上可分為五部分：控制器、測頻及鍵盤控制、波形采樣、程控時鐘和液晶模塊。系統(tǒng)功能如圖1所示。

（1）控制器

控制器部分任務(wù)較重，通過兩片89C52（MCU1和MCU2）來完成。其中，MCU1負(fù)責(zé)采樣、數(shù)據(jù)處理以及程序時鐘和液晶的控制工作；MCU2完成測頻、DAC輸出和鍵盤接口處理功能。兩單片機(jī)通過串口通信。

(2)測頻模塊

本系統(tǒng)輸入信號的頻率范圍較寬（1Hz～80MHz），隔度范圍較大（0.1V～2.2V），整形電路采用高速比較器TL3016實(shí)現(xiàn)，其參考電壓由MCU1對輸入信號采樣獲得。整形后的信號經(jīng)程控分頻器送至MCU2測頻，精度可達(dá)四位有效數(shù)字。

    （3）波形采樣模塊

該模塊由40MSPS的模數(shù)轉(zhuǎn)換器TLC5540、靜態(tài)存儲器CY7C128A-20和可編程邏輯器件ispLSI1016E-80組成。

在程控時鐘和程控分頻器的控制下，CLPD產(chǎn)生存儲器地址，將高速ADC的采樣數(shù)據(jù)以程控頻率寫入靜態(tài)RAM。寫滿256個點(diǎn)后，將靜態(tài)RAM的控制權(quán)通過數(shù)據(jù)選擇器轉(zhuǎn)交給MCU1，由MCU1進(jìn)行數(shù)據(jù)處理，并送液晶顯示。

（4）程控時鐘電路

程控時鐘電路是本系統(tǒng)實(shí)現(xiàn)等效采樣的關(guān)鍵，其核心是可編程頻率合成芯片SY89429V。SY89429V的輸出時鐘范圍是25MHz～400MHz，步進(jìn)值0.125MHz～1MHz。它內(nèi)部采用高頻鎖相環(huán)結(jié)構(gòu)，對干擾很敏感，在硬件上采取了一定的抗干擾措施保證其穩(wěn)定工作。

（5）液晶顯示

液晶部分由點(diǎn)陣液晶顯示器EDM160160、液晶控制器SED1335、SRAMHM62256、負(fù)壓發(fā)生器和背光交流驅(qū)動電路發(fā)生器組成。

2.2 等效采樣的實(shí)現(xiàn)

等效采樣是本系統(tǒng)的關(guān)鍵和創(chuàng)新點(diǎn)。主要采用以芯片SY89429V為核心的精密時鐘發(fā)生電路，控制高速ADC對高頻信號進(jìn)行循環(huán)間歇式采樣。

實(shí)現(xiàn)等效采樣的系統(tǒng)框圖如圖2所示。

等效采樣的輸入頻率是1.25MHz～80MHz。為了使復(fù)現(xiàn)的波形盡量精確，系統(tǒng)設(shè)計在1.25MHz～40MHz信號范圍內(nèi)每周期采一樣一個點(diǎn)，在40MHz～80MHz信號范圍內(nèi)每個周期采一個點(diǎn)來復(fù)現(xiàn)波形。即采樣頻率范圍要在1MHz～40MHz之間，并有可控的小步進(jìn)值。

SY89429V的輸出頻率為25MHz～400MHz，需要外加分頻電路將低低頻部分?jǐn)U展。同時，本系統(tǒng)選用的ADC為TLC5540，其轉(zhuǎn)換速率是5MSPS～40MSPS，低端采樣率會受到限制，可以采用控制RAM寫入速度的方式來控制采樣速率。綜合考慮，采用CPLD器件，將SY89429V芯片TEST輸出的FOUT頻率經(jīng)過程控二分頻器，一方面提供給ADC作為CLK工作頻率，另一方面再經(jīng)過程控二五十進(jìn)制分頻器控制RAM寫入速度，作為低端信號的采樣頻率。

3 軟件設(shè)計

3.1 總體軟件流程

總體軟件流程如圖3所示。MCU1接收MCU2的測頻結(jié)果，并將幅值信息傳遞給MCU2，由MCU1根據(jù)輸入頻率確定采樣方式，并控制精密時鐘發(fā)生電路為ADC提供采樣時鐘。一次采樣完成后，由MCU1處理采樣數(shù)據(jù)并送LCD顯示。

3.2 實(shí)時采樣的實(shí)現(xiàn)

實(shí)時采樣中，為了使采樣得到的波形盡量精確，系統(tǒng)將1.25MHz以下的信號分為三個頻率范圍，在每個頻率范圍內(nèi)由程控時鐘電器產(chǎn)生某一固定的基準(zhǔn)時鐘，結(jié)合相應(yīng)的分頻數(shù)進(jìn)行采樣。具體設(shè)置如睛：輸入頻率為1Hz～1kHz，由單片機(jī)提供40kHz采樣時鐘；輸入頻率為1kHz～1MHz，由芯片SY89429V提供40MHz采樣時鐘；輸入頻率為1MHz～1.25MHz，由芯片SY89429V提供50MHz采樣時鐘。

3.3 等效采樣的實(shí)現(xiàn)

由于可編程頻率合成芯片SY89429V在本系統(tǒng)所使用的25MHz～50MHz頻率范圍內(nèi)，步進(jìn)值始終為0.125MHz。為便于數(shù)據(jù)處理，軟件設(shè)計過程中可以將所有的實(shí)際頻率轉(zhuǎn)換成以0.125MHz為單位的代值，即除以0.125MHz。

系統(tǒng)中所采用的模數(shù)轉(zhuǎn)換器TLC5540的轉(zhuǎn)換速率為5MHz～40MHz，當(dāng)輸入頻率小于40MHz時，采用每個信號周期采一點(diǎn)的方法；當(dāng)輸入頻率超過40MHz時，采用兩個信號周期一點(diǎn)的方法。

下面以輸入頻率在1.25MHz～40MHz之間的情況為例，輸入頻率大于40MHz的情況可以類推得到。

將輸入頻率fin轉(zhuǎn)換后的代值（以后簡稱代值）記為dfin，根據(jù)輸入頻率設(shè)定芯片SY89429V的頻率字SY（只取整數(shù)，用于控制輸出信號的頻率），經(jīng)過n分頻后產(chǎn)生采樣頻率。根據(jù)等效采樣的原理，采樣頻率與輸入頻率相近（對于輸入頻率為40MHz～80MHz的情況，采樣頻率與輸入頻率的二分頻接近），二者頻率代值的差值記做da，則SY可以表示為：

SY=(dfin-da) ×n  （1）

這時復(fù)現(xiàn)一個波形所需的采樣點(diǎn)數(shù)為：

d=(dfin-da)/da  （2）

本系統(tǒng)選用的液晶為160×160點(diǎn)陣，將x軸上40個點(diǎn)所表示的時間定義為一格時基，記作A，則液晶屏幕上顯示的周期個數(shù)為：

N=160×da/(dfin-da)  (3)

由此，時基可以表示為：

A=N/(4×fin)=40×da/[fin×(dfin-da)]  （4）

一個波形的采樣點(diǎn)數(shù)也可以用時基和輸入頻率來表示：

d=40/(A×fin)  （5）

筆者利用本文介紹的算法，實(shí)現(xiàn)了等效采樣，能夠地1MHz～80MHz的周期信號進(jìn)行波形復(fù)現(xiàn)，效果令人滿意。這種簡易示波器在人機(jī)界面上為用戶提供手動和自動兩種工作模式，性價比高，有廣闊的市場空間。