線性穩(wěn)壓器和開關(guān)穩(wěn)壓器比較 FPGA電源隔離指南

引言：面向收發(fā)器 (SERDES) FPGA 的PDN設(shè)計(jì)對(duì)電源有嚴(yán)格的要求，需要干凈的電壓源。雖然低功耗應(yīng)用中通常采用低泄漏 (LDO) 線性穩(wěn)壓器，但這一方法必須仔細(xì)的隔離電壓源。電路板設(shè)計(jì)人員在這些應(yīng)用中必須全面考慮電壓源隔離和電壓源共享問(wèn)題。隔離度較高時(shí)，會(huì)增加穩(wěn)壓器的數(shù)量，而太多的共享則會(huì)影響性能。如果 PDN 穩(wěn)壓不夠，那么，收發(fā)器的性能會(huì)受到很大影響。因此，正確的選擇穩(wěn)壓器和電源配置對(duì)于實(shí)現(xiàn)最佳收發(fā)器性能非常重要。

在很多 PDN 設(shè)計(jì)中，創(chuàng)新的開關(guān)穩(wěn)壓器相對(duì)于線性穩(wěn)壓器有很大的優(yōu)勢(shì)。而且，F(xiàn)PGA收發(fā)器技術(shù)不斷發(fā)展，在 FPGA 中實(shí)現(xiàn)穩(wěn)壓器，從而不再需要使用外部穩(wěn)壓器。本文檔在以下方面為穩(wěn)壓器選擇和實(shí)現(xiàn)提供指南：

線性穩(wěn)壓器和開關(guān)穩(wěn)壓器比較

FPGA 電源隔離指南

推薦的單片封裝解決方案

PDN 性能實(shí)例

1.線性穩(wěn)壓器和開關(guān)穩(wěn)壓器比較

傳統(tǒng)上，電路板設(shè)計(jì)人員在低電流、低噪聲和電路板空間有限的情況下使用線性穩(wěn)壓器，而使用開關(guān)穩(wěn)壓器來(lái)提高功率，增強(qiáng)效率。這種指導(dǎo)原則在很多情況下是適用的，但是，隨著開關(guān)穩(wěn)壓器設(shè)計(jì)的進(jìn)步，現(xiàn)在它在很多應(yīng)用中可以替換線性穩(wěn)壓器。這一部分闡述線性穩(wěn)壓器和開關(guān)穩(wěn)壓器之間的不同，提供每一類穩(wěn)壓器的實(shí)例，介紹開關(guān)穩(wěn)壓器技術(shù)的進(jìn)步。 線性穩(wěn)壓器具有較低的輸出噪聲，比較容易實(shí)現(xiàn)，需要較少的支持元件，能夠很快的響應(yīng)負(fù)載變化，而且成本低于開關(guān)穩(wěn)壓器。但是，隨著功率需求的增大，線性穩(wěn)壓器無(wú)法有效的輸出大電流。典型的開關(guān)穩(wěn)壓器能夠有效的輸出大電流，但通常需要多個(gè)支持元件，會(huì)帶來(lái)噪聲代價(jià)。開關(guān)穩(wěn)壓器設(shè)計(jì)不斷發(fā)展，現(xiàn)在能夠支持開關(guān)穩(wěn)壓器來(lái)替代線性穩(wěn)壓器。下面會(huì)詳細(xì)介紹這一新技術(shù)的各方面。

1.1 開關(guān)穩(wěn)壓器設(shè)計(jì)的發(fā)展

在過(guò)去十年中，開關(guān)穩(wěn)壓器經(jīng)歷了很多關(guān)鍵變革。這包括最開始的 DC/DC 變壓器 IC、外部電源 FET，以及電感等很多外部支持元件。后來(lái)是微型開關(guān)電路，這些電路在微型電路板上實(shí)現(xiàn)，采用了 PCB 標(biāo)準(zhǔn)接口。然后發(fā)展到 DC/DC 變壓器和 MOSFETS 集成到一個(gè)封裝 ( 單片轉(zhuǎn)換開關(guān) ) 中，只有電感還保留在封裝之外。最近的發(fā)展則是單封裝解決方案。下面詳細(xì)介紹這些發(fā)展過(guò)程。

微型 PCB 上的微型電路解決方案

微型 PCB 上的微型電路有兩個(gè)與 DC/DC 變壓器模塊相關(guān)的標(biāo)準(zhǔn)；負(fù)載點(diǎn)聯(lián)盟 (POLA) 和分布式電源開放標(biāo)準(zhǔn)聯(lián)盟 (DOSA)。每一標(biāo)準(zhǔn)都定義了引腳輸出接口、標(biāo)準(zhǔn)封裝大小，以及標(biāo)準(zhǔn)電接口規(guī)范和控制。這些技術(shù)的例子有 Artesyn TM Technologies PTH12060DC/DC 變壓器 (POLA 標(biāo)準(zhǔn))、Tyco Electronics ATA010A0X3-SR 電源模塊 (DOSA 標(biāo)準(zhǔn))。它們都需要很少的外部支持元件，引腳區(qū)面積在 1.1X0.7 英寸左右。這些模塊有助于減小引腳區(qū)面積，優(yōu)化與開關(guān)穩(wěn)壓器電路相關(guān)的雜散效應(yīng)，如圖 1 所示。

?

圖 1. 電源模塊，POLA 和 DOSA 標(biāo)準(zhǔn)

單片封裝解決方案

一些供應(yīng)商現(xiàn)在提供開關(guān)穩(wěn)壓器，在一個(gè)封裝中集成了所有電源供電元件，例如凌力爾特公司的Module 系列、Intersil 公司的電源模塊系列，以及國(guó)家半導(dǎo)體公司的簡(jiǎn)單開關(guān)電源模塊系列等，如圖 2 所示。

?

圖 2. 單片封裝解決方案

例如，凌力爾特公司的 Module 采用與開關(guān)穩(wěn)壓器電路相關(guān)的所有元件，將其封裝在一個(gè)基底上。DC/DC 變壓器、MOSFET、電感等主要模塊位于獨(dú)立的基底上，彼此之間相互連接。與 POLA 和 DOSA 模塊相比，這一技術(shù)更優(yōu)化，進(jìn)一步減小了引腳區(qū)面積。表 1對(duì)比了每一封裝的引腳區(qū)面積。

表 1. 封裝引腳區(qū)對(duì)比

2.FPGA 電源隔離指南

典型的 FPGA 器件含有很多電源線，甚至需要更多的電源線對(duì)噪聲敏感的 SERDES 收發(fā)器進(jìn)行供電。例如，表 2 顯示了所推薦的 Altera 收發(fā)器 Stratix IV GX FPGA 器件電源線隔離方案。雖然這一 FPGA 中有很多電源線，但是，取決于具體設(shè)計(jì)，某些電源線共用了同一穩(wěn)壓器。然而，由于噪聲和性能問(wèn)題，需要對(duì)這些電源線進(jìn)行隔離。設(shè)計(jì)人員必須嚴(yán)格按照生產(chǎn)商的建議進(jìn)行設(shè)計(jì)，以滿足電源要求。一些對(duì)噪聲敏感的電路需要低噪聲電源。如果在關(guān)鍵區(qū)域不能提供干凈的電源，那么將影響抖動(dòng)發(fā)生和 PLL功能。

表 2.Stratix IV GX FPGA 中的電源線隔離實(shí)例

2.1 鐵氧體磁珠濾波

您可以使用鐵氧體磁珠作為另一種隔離方式，幫助克服設(shè)計(jì)高速 FPGA 的高效 PDN 和多條電源線所面臨的問(wèn)題?？赡苄枰鄠€(gè)穩(wěn)壓器才能隔離關(guān)鍵區(qū)域的敏感電源。但是，通過(guò)使用鐵氧體磁珠，多條電源線可以共用同一穩(wěn)壓器，同時(shí)保持與其他電源平面的隔離。低 Q 鐵氧體磁珠在很寬的高頻范圍內(nèi)都具有高阻抗特性，非常適合實(shí)現(xiàn)低通噪聲濾波器。設(shè)計(jì)人員應(yīng)避免鐵氧體磁珠常見(jiàn)的不利影響，例如，電壓振鈴和反共振等。

2.2 去耦合分析

去耦合設(shè)計(jì)是 PDN 的關(guān)鍵組成。一般的去耦合方法無(wú)法滿足高速 FPGA PDN 的要求。您可以使用 Altera 的 PDN 工具進(jìn)行大量的分析，實(shí)現(xiàn)精細(xì)的去耦合設(shè)計(jì)。PDN 工具分析每一電壓平面，在以下因素基礎(chǔ)上開發(fā)去耦合設(shè)計(jì)：

分布電感

電容裝配和電感

BGA 和電感

平面電容

穩(wěn)壓器類型

分析中包括了電源線的所有元件，支持設(shè)計(jì)人員準(zhǔn)確的去耦合電壓平面。

3.推薦的單片封裝解決方案

凌力爾特技術(shù)公司、國(guó)家半導(dǎo)體公司以及 Intersil 公司提供單片封裝解決方案，在封裝中集成了 DC/DC 控制器、電感和電源 MOSFET。供應(yīng)商一般會(huì)為測(cè)試各種類型的穩(wěn)壓器提供評(píng)估板。Altera 建議您在進(jìn)行選擇之前使用這類電路板來(lái)評(píng)估所需電源的性能。

3.1 凌力爾特技術(shù)公司（ADI）

凌力爾特技術(shù)公司的 ? Module 電源是高速收發(fā)器 PDN 設(shè)計(jì)解決方案。這些集成開關(guān)電源能夠提供高效的大電流解決方案，保證與傳統(tǒng)開關(guān)穩(wěn)壓器一樣具有較低的輸出電壓波紋以及較低的開關(guān)噪聲。利用電流模式體系結(jié)構(gòu)，可以在輸出端增加額外的電容，降低波紋，而且不會(huì)影響電源的穩(wěn)定性。在一個(gè)封裝中集成電源元件能夠有效的控制雜散電容和電感，從而降低了電源的 EMI 和開關(guān)噪聲。下面重點(diǎn)解釋了為什么這些電源適用于高速收發(fā)器：

小外形封裝

緊密耦合負(fù)載 / 線性穩(wěn)壓

非常低的輸出波紋

13×C/W 至 15×C/W 熱阻

多路輸出器件

作為單片 IC 進(jìn)行測(cè)試 / 特性測(cè)量

不會(huì)有電源周期失敗問(wèn)題

支持各種 I/O 電平

支持各種輸出電流電平

與 LDO 設(shè)計(jì)一樣簡(jiǎn)單

3.2 國(guó)家半導(dǎo)體公司

國(guó)家半導(dǎo)體公司的 SIMPLE SWITCHER 電源模塊是高速收發(fā)器和其他噪聲敏感信號(hào)通路IC 的電源解決方案。這些模塊為提高散熱性能和可靠性而采用了單片露底封裝技術(shù)。這些模塊集成了屏蔽電感和關(guān)鍵的信號(hào)通路控制電路，減小了雜散電容和走線電感。模塊實(shí)現(xiàn)了高效的同步開關(guān)穩(wěn)壓器，以及簡(jiǎn)單的線性穩(wěn)壓器。開關(guān)單元全部置入封裝中，這些器件具有較低的 EMI 性能。國(guó)家半導(dǎo)體公司電源模塊還在每一系列的電流選項(xiàng)上提供引腳至引腳兼容功能，表明只需要一種設(shè)計(jì)和布板就能夠支持六種不同的電源。

3.3 Intersil 公司

Intersil 公司的 ISL8200M 是大功率電流共享 DC/DC 電源模塊，適用于數(shù)據(jù)通信、電信和 FPGA 應(yīng)用。獲得專利的多相位工作電流共享技術(shù)減小了波紋電流，降低了復(fù)雜度。這種穩(wěn)壓器的并行配置功能能夠提供 60 安培的電流。ISL8200M 的散熱增強(qiáng)緊湊 QFN 封裝能夠工作在全負(fù)載和過(guò)溫狀態(tài)下，不需要強(qiáng)制空氣散熱。

4.PDN 性能實(shí)例

該部分介紹 PDN 噪聲對(duì)抖動(dòng)分量的影響，然后是 PDN 對(duì) Altera Stratix IV GX 器件收發(fā)器性能影響的測(cè)試案例，它使用了各種 PDN 配置。

4.1 受影響和不受影響的抖動(dòng)分量

PDN 噪聲對(duì)抖動(dòng)分量有較大的影響。圖 3 解釋了表 3 中的各種抖動(dòng)分量

圖 3. 抖動(dòng)樹 為確定 PDN 設(shè)計(jì)中受影響的抖動(dòng)分量，根據(jù)其產(chǎn)生原因來(lái)定義每一抖動(dòng)分量。例如，當(dāng)周期性抖動(dòng) (PJ) 具有正弦屬性時(shí)，它通常與數(shù)據(jù)碼型干擾以及電源波動(dòng)相關(guān)。PDN缺陷會(huì)影響 PJ。例如，欠額穩(wěn)壓器會(huì)成為電源波動(dòng)的原因。耦合較差的設(shè)計(jì)會(huì)導(dǎo)致電壓下陷。表 3 詳細(xì)介紹了 PDN 噪聲對(duì)抖動(dòng)分量的影響。

表 3. 噪聲對(duì)抖動(dòng)分量的影響

4.2 收發(fā)器性能試驗(yàn)

下面的試驗(yàn)使用了兩塊 Stratix IV GX (EP4SGX230KF40C2) 測(cè)試板來(lái)測(cè)量收發(fā)器在不同 PDN 配置時(shí)的性能。收發(fā)器位于器件的每一側(cè)，如圖 4 所示。

圖 4.Altera 電源共用電路板圖 1 號(hào)器件在設(shè)計(jì)上每一側(cè)都有自己唯一的 PDN。2 號(hào)器件的所有側(cè)都有唯一的 PDN 設(shè)計(jì)。這種設(shè)置建立了三種 PDN 設(shè)計(jì)，共用或者隔離收發(fā)器電源線。這三種配置被稱為“PDN1”、“PDN2”和 “PDN3”。在每一種配置中，出于試驗(yàn)和對(duì)比目的，設(shè)定了各類電源共享、隔離和穩(wěn)壓器。

這一試驗(yàn)的目的是確定共用關(guān)鍵收發(fā)器電源線效果，采用各種類型的穩(wěn)壓器來(lái)驅(qū)動(dòng)它們。該測(cè)試測(cè)量了被干擾收發(fā)器通道 RJ(rms) 值 ( 通過(guò)高頻碼型 - 1010)，而其他所有收發(fā)器通道都運(yùn)行 PRBS31 數(shù)據(jù)。針對(duì)不同的配置和 4.25Gbps 到 8.5Gbps 的多種數(shù)據(jù)速率來(lái)采集數(shù)據(jù)。RJ(rms) 參數(shù)為衡量性能提供了關(guān)鍵指標(biāo)，因?yàn)檫@一參數(shù)對(duì)性能的影響最大。

PDN 第 1 種配置

在 PDN1 中，隔離了所有六條收發(fā)器電源線，由線性穩(wěn)壓器進(jìn)行驅(qū)動(dòng)。每一電源線都有自己的電壓平面，如圖 5 所示。

圖 5.PDN1 電源樹

PDN 第 2 種配置

在 PDN2 中，所有收發(fā)器電源線與其他電源線共用。共用電源線有自己的電壓平面。所有電源線都由凌力爾特技術(shù)公司的 Module 開關(guān)穩(wěn)壓器進(jìn)行驅(qū)動(dòng)，如圖 6 所示。

圖 6.PDN2 電源樹

VCCHIP (0.9V) 與 VCC (0.9V) 共用

VCCR (1.1V) 與 VCCT (1.1V) 共用，與 VCCL (1.1V) 共用

VCCH (1.5V) 與 VCCPT (1.5V) 共用

VCCA (2.5V) 與 VCCIO (2.5V) 共用

注意：由于電路板的設(shè)計(jì)約束，所以 PDN2 配置不支持 8.5Gbps。

PDN 第 3 種配置

在 PDN3 中，共用兩條收發(fā)器電源線，由線性穩(wěn)壓器或者凌力爾特技術(shù)公司的 Module開關(guān)穩(wěn)壓器進(jìn)行驅(qū)動(dòng)。

VCCHIP (0.9V) 與 VCC (0.9V) 共用

VCCR (1.1V) 與 VCCT (1.1V) 共用

隔離其余的收發(fā)器電源線，有自己的電壓平面。這些電源線由線性穩(wěn)壓器或者凌力爾特技術(shù)公司的 Module 開關(guān)穩(wěn)壓器進(jìn)行驅(qū)動(dòng)，如圖 7 所示。

圖 7.PDN3 電源樹

測(cè)試案例

測(cè)試案例包括 12 個(gè)收發(fā)器通道傳輸數(shù)據(jù)。將一個(gè)通道設(shè)定為被干擾通道，其 TX 輸出接入頻譜分析儀的輸入。這一被干擾通道傳輸高頻碼型 (1010)。其他的 11 個(gè)干擾源通道都在外部環(huán)回，傳輸來(lái)自 FPGA 器件內(nèi)核中的 PRBS31 數(shù)據(jù)碼型。對(duì)每一測(cè)量都復(fù)制了多次，以確保結(jié)果能夠再現(xiàn)。

最初的測(cè)試從 PDN1 數(shù)據(jù)采集開始，建立基線?？紤]到隔離了所有收發(fā)器電源線，因此PDN1 應(yīng)該得到最佳結(jié)果。然后，測(cè)試了其余配置的其他組合，對(duì)數(shù)據(jù)進(jìn)行采集。采用Agilent E4440A 頻譜分析儀來(lái)測(cè)量所有數(shù)據(jù)，以皮秒單位來(lái)測(cè)量相位噪聲或者RJ(rms)。

測(cè)試結(jié)果

圖 8 總結(jié)了 5 種不同配置時(shí)采集的數(shù)據(jù)。PDN1、PDN2 和 PDN3 配置展示了隔離和共用電壓平面。PDN2 和 PND3 還提供其他功能，針對(duì)某些收發(fā)器電源線，在開關(guān)穩(wěn)壓器和線性穩(wěn)壓器之間進(jìn)行選擇。各種配置曲線如下所示：

PDN1 - (XCVR 電源線 = 所有線性穩(wěn)壓器 )

PDN3 - L (XCVR 電源線 = 所有線性穩(wěn)壓器 )

PDN3 - S (XCVR 電源線 = 所有開關(guān)穩(wěn)壓器 )

PDN2 - SL (XCVR 電源線 = 線性 / 開關(guān)穩(wěn)壓器的組合 )

PDN2 - S (XCVR 電源線 = 所有開關(guān)穩(wěn)壓器 )

圖 8.RJ(rms) 數(shù)據(jù)

如前所述，RJ(rms) 參數(shù)對(duì)總體性能的影響最大。測(cè)試案例采用不同條件處理相關(guān)測(cè)量，重點(diǎn)是 RJ(rms) 值，作為評(píng)估性能的標(biāo)準(zhǔn)。由于組合了電源線，改變了穩(wěn)壓器類型，因此，這一試驗(yàn)清楚的展示了收發(fā)器性能不受影響。

5.結(jié)論

本文介紹了設(shè)計(jì)人員怎樣通過(guò)均衡抖動(dòng)余量和穩(wěn)壓器數(shù)量，使用高級(jí)開關(guān)穩(wěn)壓器來(lái)提高低噪聲應(yīng)用的性能。從這些試驗(yàn)中采集的數(shù)據(jù)表明，采用 Altera 的 Stratix IV GX器件時(shí)，不同配置的性能略有不同。這一數(shù)據(jù)涵蓋了高達(dá) 8.5Gbps 的配置。設(shè)計(jì)人員可以組合電源線，使用新的電源模塊技術(shù)，實(shí)現(xiàn)更簡(jiǎn)單、更高效的 PDN 設(shè)計(jì)。

　　審核編輯：湯梓紅