規(guī)則一：高速信號走線屏蔽規(guī)則在高速的PCB設(shè)計中，時鐘等關(guān)鍵的高速信號線，走線需要進行屏蔽處理，如果沒有屏蔽或只屏蔽了部分，都會造成EMI的泄漏。建議屏蔽線，每1000mil，打孔接地。圖1 高速
2018-11-28 11:14:18
高速PCB設(shè)計中，蛇形線沒有所謂濾波或抗干擾的能力，只可能降低信號質(zhì)量，所以只作時序匹配之用而無其它目的。7． 有時可以考慮螺旋走線的方式進行繞線，仿真表明，其效果要優(yōu)于正常的蛇形走線。
2017-07-07 11:45:56
布線（Layout）是PCB設(shè)計工程師最基本的工作技能之一。走線的好壞將直接影響到整個系統(tǒng)的性能，大多數(shù)高速的設(shè)計理論也要最終經(jīng)過Layout得以實現(xiàn)并驗證，由此可見，布線在高速PCB設(shè)計中
2019-05-23 08:52:37
效的減少相互間的耦合。6． 高速PCB設(shè)計中，蛇形線沒有所謂濾波或抗干擾的能力，只可能降低信號質(zhì)量，所以只作時序匹配之用而無其它目的。7． 有時可以考慮螺旋走線的方式進行繞線，仿真表明，其效果要優(yōu)于正常的蛇形走線。
2014-08-13 15:44:05
布線（Layout）是PCB設(shè)計工程師最基本的工作技能之一。走線的好壞將直接影響到整個系統(tǒng)的性能，大多數(shù)高速的設(shè)計理論也要最終經(jīng)過Layout得以實現(xiàn)并驗證，由此可見，布線在高速PCB設(shè)計中
2019-08-05 06:40:24
控制標準是100Ω；誤差不能大于±10%； 走線避免直角，以免產(chǎn)生反射，影響高速傳輸性能； 參考層：MIPI信號線下方一定要有參考層（推薦用地層），且一定要保證參考層的連續(xù)性（即在MIPI信號
2023-04-12 15:08:27
的間距最好是0.5mm以上。這樣有助于避免交互干擾。另一種選擇達到90 ohm的差分阻抗的方法。可以在USB的差分信號線對加上6pF到地。因為有些設(shè)計需要這些，但是當有些PCB設(shè)計達不到90 ohm
2023-04-13 16:09:54
夾雜在差分信號之間的非查份（單獨一條）走線方式有什么要求嗎？這就是要畫的連接線PCB高速差分信號線四層怎么弄，還要求阻抗，就是一個連接線
2023-04-07 17:46:45
不出來，高速PCB設(shè)計工程師的重點還是應(yīng)該放在布局，電源/地設(shè)計，走線設(shè)計，過孔等其他方面。當然，盡管直角走線帶來的影響不是很嚴重，但并不是說我們以后都可以走直角線，注意細節(jié)是每個優(yōu)秀工程師必備的基本素質(zhì)
2014-11-18 17:29:31
PCB四層板中我將中間兩層設(shè)置成了信號層，能否給點實用的布線的經(jīng)驗？？？當布完線后該怎么進行敷銅呢？需要在哪層進行敷銅，最好是能說說為啥。如果將中間層設(shè)置成電源層和地層，那中間層還能走信號線嗎？？？需要注意些什么？？？在此謝過。。。。
2023-04-11 17:33:46
，同時走線過細也使阻抗無法降低，那么在高速（>100MHz)高密度PCB設(shè)計中有哪些技巧? 在設(shè)計高速高密度PCB時，串擾(crosstalk interference)確實是要特別注意
2012-03-03 12:39:55
1.1 PCB板上預(yù)劃分數(shù)字、模擬、DAA信號布線區(qū)域。1.2 數(shù)字、模擬元器件及相應(yīng)走線盡量分開并放置於各自的布線區(qū)域內(nèi)。1.3 高速數(shù)字信號走線盡量短。1.4 敏感模擬信號走線盡量短。1.5
2019-05-30 06:58:19
。 5、可以經(jīng)常采用任意角度的蛇形走線，能有效的減少相互間的耦合。 6、高速PCB設(shè)計中，蛇形線沒有所謂濾波或抗干擾的能力，只可能降低信號質(zhì)量，所以只作時序匹配之用而無其它目的。 7、有時可以考慮螺旋走線的方式進行繞線，仿真表明，其效果要優(yōu)于正常的蛇形走線。
2018-12-05 09:36:02
PCB設(shè)計走線的寬度與最大允許電流有何關(guān)系？PCB設(shè)計走線的寬度與銅厚有何關(guān)系？
2021-10-11 09:49:14
PCB設(shè)計走線的規(guī)則是什么
2021-03-17 06:36:28
減少布線層，降低PCB成本。 當然，這樣做的代價是冒一些技術(shù)風險，甚至犧牲一半成功率?！ τ诒嘲宓膶盈B設(shè)計，鑒于常見背板很難做到相鄰走線互相垂直，不可避免地出現(xiàn)平面長距離布線。 對于高速背板
2023-04-12 15:12:13
硬件工程師做久了自然有自己處理電路板的一套方法，也許不是最好的辦法，自己卻能理解其中的意義。但是工作中還是要按照最完美的辦法進行操作，本期我們就來了解一下關(guān)于高速信號走線準則到底有哪幾條是你不清楚的？
2020-10-30 08:33:48
：—-Top—-GND—-Power—-Sig1—-GND—-Bottom注： 原則上3層信號層，3層電源層，其中GND為2、5兩層，3、4中間層為Power和中間信號層。若中間信號層走線較少，可適當在中間信號層對Power進行敷銅
2019-05-21 09:16:36
請問大伙PCB設(shè)計中，常見的串口通訊線（TX、RX）是否屬于高速信號線？然后高速信號的標準到底是什么？在網(wǎng)上瀏覽了一些相關(guān)知識，感覺始終不太理解。
2023-01-26 20:39:13
高速信號在走線的時候出現(xiàn)直角有什么影響？A、B、AB、D類功放分別是什么意思？PCB設(shè)計為什么要大面積敷t銅？
2021-10-18 06:13:38
電容，反射，EMI等效應(yīng)在TDR測試中幾乎體現(xiàn)不出來，高速PCB設(shè)計工程師的重點還是應(yīng)該放在布局，電源/地設(shè)計，走線設(shè)計，過孔等其他方面。當然，盡管直角走線帶來的影響不是很嚴重，但并不是說我們以后都可以
2018-09-17 17:31:52
EMI所加的電阻電容或ferrite bead, 不能造成信號的一些電氣特性不符合規(guī)范。 所以, 最好先用安排走線和PCB疊層的技巧來解決或減少EMI的問題, 如高速信號走內(nèi)層。 最后才用電阻電容
2012-08-05 19:33:41
走線的相互干擾增強，同時走線過細也使阻抗無法降低，請專家介紹在高速（>100MHz）高密度PCB設(shè)計中的技巧? 在設(shè)計高速高密度PCB時，串擾(crosstalk interference
2017-01-03 15:10:49
的要求有很多沖突。但基本原則是因 EMI 所加的電阻電容或 ferrite bead, 不能造成信號的一些電氣特性不符合規(guī)范。 所以, 最好先用安排走線和 PCB 迭層的技巧來解決或減少 EMI
2021-09-19 14:47:06
高速布線與 EMI 的要求有很多沖突。但基本原則是因 EMI 所加的電阻電容或 ferrite bead, 不能造成信號的一些電氣特性不符合規(guī)范。 所以, 最好先用安排走線和 PCB 迭層的技巧來
2016-09-12 14:53:53
和過孔傳輸時延在PCB設(shè)計時候，經(jīng)常會遇到走線換層，走線換層必須借助于過孔。但長度相等的過孔和走線之間的時延并不相等。過孔的時延可以用式3.3表示TD_via=√LC 3.3 其中TD_via表示信號經(jīng)過
2014-10-21 09:54:56
，減小繞線間平行走線長度。 4.小結(jié) 在PCB設(shè)計時候要將等長的設(shè)計觀念逐步向等時設(shè)計轉(zhuǎn)變，在對時序或者等長要求高的設(shè)計尤其需要注意串擾，繞線方式，不同層走線，過孔時延等方面對時序的影響。豐富的SI（信號完整性）知識和正確的仿真方法可以幫助設(shè)計去評估PCB板上的傳輸時延，從而提高設(shè)計的質(zhì)量。
2014-10-21 09:51:22
高速PCB信號走線的九條規(guī)則.pdf(220.78 KB)
2019-09-16 07:26:43
誤區(qū)一：認為差分信號不需要地平面作為回流路徑，或者認為差分走線彼此為對方提供回流途徑。造成這種誤區(qū)的原因是被表面現(xiàn)象迷惑，或者對高速信號傳輸?shù)臋C理認識還不夠深入。從圖1-8-15的接收端的結(jié)構(gòu)可以
2012-12-18 12:03:00
誤區(qū)一：認為差分信號不需要地平面作為回流路徑，或者認為差分走線彼此為對方提供回流途徑。造成這種誤區(qū)的原因是被表面現(xiàn)象迷惑，或者對高速信號傳輸?shù)臋C理認識還不夠深入。從圖1-8-15的接收端的結(jié)構(gòu)可以
2012-12-19 16:52:38
為了避免不理想返回路徑的影響，可以采用差分對走線。為了獲得較好的信號完整性，可以選用差分對來對高速信號進行走線，如圖1所示，LVDS電平的傳輸就采用差分傳輸線的方式?！ D1 差分對走線實例
2018-11-27 10:56:15
信號的特性阻抗連續(xù)規(guī)則高速信號，在層與層之間切換的時候必須保證特性阻抗的連續(xù)，否則會增加EMI的輻射。也就是說，同層的布線的寬度必須連續(xù)，不同層的走線阻抗必須連續(xù)。規(guī)則五、高速PCB設(shè)計的布線方向規(guī)則
2021-03-31 06:00:00
通過高速PCB來控制解決。做了4年的EMI設(shè)計，一些心得和大家交流、交流。規(guī)則一、高速信號走線屏蔽規(guī)則 如上圖所示：在高速的PCB設(shè)計中，時鐘等關(guān)鍵的高速信號線，走線需要進行屏蔽處理，如果沒有屏蔽或只
2022-04-18 15:22:08
區(qū)域。如果Tr≤2Tpd，信號落在問題區(qū)域。對于落在不確定區(qū)域及問題區(qū)域的信號，應(yīng)該使用高速布線方法。（四）、什么是傳輸線 PCB板上的走線可等效為下圖所示的串聯(lián)和并聯(lián)的電容、電阻和電感結(jié)構(gòu)。串聯(lián)
2015-05-05 09:30:27
高速信號區(qū)域相應(yīng)的電源平面或地平面盡可能保持完整（11）建議布線分布均勻，大面積無布線的區(qū)域需要輔銅，但要求不影響阻抗控制（12）建議所有布線需倒角，倒角角度推薦45度（13）建議防止信號線在相鄰層
2017-02-16 15:06:01
。（8）建議布線到板邊的距離大于2MM（9）建議信號線優(yōu)先選擇內(nèi)層布線（10）建議高速信號區(qū)域相應(yīng)的電源平面或地平面盡可能保持完整（11）建議布線分布均勻，大面積無布線的區(qū)域需要輔銅，但要求不影響阻抗
2017-02-10 10:42:11
/0.86mm 的過孔，也可以嘗試非穿導(dǎo)孔；對于電源或地線的過孔則可以考慮使用較大尺寸，以減小阻抗；2.PCB 上的信號走線盡量不換層，也就是說盡量減少過孔；3.電源和地的管腳要就近做過孔，過孔和管腳之間
2016-12-20 15:51:03
高速PCB設(shè)計之一 何為高速PCB設(shè)計電子產(chǎn)品的高速化、高密化，給PCB設(shè)計工程師帶來新的挑戰(zhàn)。PCB設(shè)計不再是產(chǎn)品硬件開發(fā)的附屬，而成為產(chǎn)品硬件開發(fā)中“前端IC，后端PCB，SE集成”3個環(huán)節(jié)中
2014-10-21 09:41:25
。 問：在高速PCB設(shè)計中，串擾與信號線的速率、走線的方向等有什么關(guān)系？需要注意哪些設(shè)計指標來避免出現(xiàn)串擾等問題？ 答：串擾會影響邊沿速率，一般來說，一組總線傳輸方向相同時，串擾因素會使邊沿速率變慢
2019-01-11 10:55:05
高速PCB設(shè)計的信號完整性問題 隨著器件工作頻率越來越高，高速PCB設(shè)計所面臨的信號完整性等問題成爲傳統(tǒng)設(shè)計的一個瓶頸，工程師在設(shè)計出完整的解決方案上面臨越來越大的挑戰(zhàn)。盡管有關(guān)的高速仿真工具
2012-10-17 15:59:48
高速PCB設(shè)計的疊層問題
2009-05-16 20:51:30
本期講解PCB設(shè)計中高速信號關(guān)鍵信號的布線要求。一、時鐘信號布線要求在數(shù)字電路設(shè)計中，時鐘信號是一種在高態(tài)與低態(tài)之間振蕩的信號，決定著電路的性能。時鐘電路在數(shù)字電路中點有重要地位，同時又是產(chǎn)生
2017-10-19 14:25:36
規(guī)則一：高速信號走線屏蔽規(guī)則 在高速的PCB設(shè)計中，時鐘等關(guān)鍵的高速信號線，走線需要進行屏蔽處理，如果沒有屏蔽或只屏蔽了部分，都會造成EMI的泄漏。建議屏蔽線，每1000mil，打孔接地
2016-01-19 22:50:31
?！ 《^對的要求是控制兩個器件之間的走線延遲為某一個值，比如器件A、B之間的延遲為Ins，而這樣的要求往往由高速電路設(shè)計者提出，而由PCB工程師去實現(xiàn)。要滿足這個要求，就必須知道信號的傳播速度c但需要
2018-11-27 15:22:54
以PCB設(shè)計軟件allegro進行操作，以四層板的設(shè)置為例進行正片層的光繪設(shè)置。打開allegro操作界面、在ALLGRO的操作命令：具體的生成步驟：（正片層的光繪設(shè)置、以生成TOP層為例）首先把ALLEGRO
2017-01-20 10:22:15
、PCB的可靠性設(shè)計4、電磁兼容性和PCB設(shè)計約束三、1、改進電路設(shè)計規(guī)程提高可測性2、混合信號PCB的分區(qū)設(shè)計3、蛇形走線的作用4、確保信號完整性的電路板設(shè)計準則四、1、印制電路板的可靠性設(shè)計五、1
2012-07-13 16:18:40
比如射頻走線或者一些高速信號線，必須走多層板外層還是內(nèi)層也可以走線
2023-10-07 08:22:18
高速電路信號完整性分析與設(shè)計—PCB設(shè)計多層印制板分層及堆疊中應(yīng)遵徇的基本原則；電源平面應(yīng)盡量靠近接地平面。布線層應(yīng)安排與映象平面層相鄰。重要信號線應(yīng)緊臨地層。[hide] [/hide][此貼子已經(jīng)被作者于2009-9-12 10:38:14編輯過]
2009-09-12 10:37:02
PCB設(shè)計時，有時候需要在不增加PCB走線寬度的情況下提高該走線通過大電流的能力（載流能力），通常的方法是給該導(dǎo)線鍍錫（或者上錫）；下面以在PCB頂層走線鍍錫為例，使用AD09軟件，簡單介紹如何走線上錫處理：1、?選擇TopLayer層，確定需要走線的地方，畫一條導(dǎo)線；（圖文詳解見附件）
2019-09-06 15:57:30
PCB Layout中的走線策略布線（Layout）是PCB設(shè)計工程師最基本的工作技能之一。走線的好壞將直接影響到整個系統(tǒng)的性能，大多數(shù)高速的設(shè)計理論也要最終經(jīng)過Layout得以實現(xiàn)并驗證，由此可見
2009-08-20 20:58:49
的層又分為電源層、底線層和信號層，而層的選擇中，層的相對位置、地平面/電源的分割、PCB的布線、接口電路的處理又有這非常大影響。 層的選擇第一步是層數(shù)，層數(shù)的選擇不宜太多也不宜太少，太多則信號線過于密集
2015-01-08 15:26:03
一線工程師整理的PCB設(shè)計技巧，包含高速，混合信號和低電平應(yīng)用，例舉眾多實例說明。工程師們絕對福利~PCB設(shè)計是一門藝術(shù)，好的PCB設(shè)計需要花費數(shù)十年的時間才能不斷磨礪而成。設(shè)計一個可靠的高速，混合
2017-07-26 17:37:44
作用，這種結(jié)構(gòu)在高頻的（10G以上）IC封裝PCB設(shè)計中經(jīng)常會用采用，被稱為CPW結(jié)構(gòu)，可以保證嚴格的差分阻抗控制（2Z0），如圖1-8-19。差分走線也可以走在不同的信號層中，但一般不建議這種走法
2019-03-18 21:38:12
一博科技自媒體高速先生原創(chuàng)文 | 黃剛 古語有云：窈窕淑女，君子好逑，如果要各位PCB行業(yè)的高富帥從高高瘦瘦和矮胖矮胖這兩種身材的美女中去選擇的話，相信大多數(shù)人都會選擇前者吧。那么如果傳輸線也有
2020-03-19 11:16:47
過多損失掉，因此在布線前期就需要規(guī)劃選擇一個合適的走線層。這里我們通過仿真軟件來對比表層走線與內(nèi)層走線，誰更適合用于高速信號的傳輸。首先搭建疊層模板，分別是表層走線模板和內(nèi)層走線的層疊模板：為了更接近
2020-03-09 10:57:00
這里說的注意事項是針對于6層pcb設(shè)計中，假八層的pcb設(shè)計工藝而言。6層pcb的一種層疊結(jié)構(gòu)參考圖1，三四層為內(nèi)層走線，如果要控制內(nèi)層的阻抗，那么中間的pp層就要做的很厚，但是pp層很厚的話工藝
2019-06-03 08:03:57
高速PCB設(shè)計是一個相對復(fù)雜的過程，由于高速PCB設(shè)計中需要充分考慮信號、阻抗、傳輸線等眾多技術(shù)要素，常常成為PCB設(shè)計初學者的一大難點，本文提供的幾個關(guān)于高速PCB設(shè)計的基本概念及技術(shù)要點
2023-04-19 16:05:28
`內(nèi)層的地層與電源層可以走線嗎理論上地層與電源層相鄰的面積越完整越近高頻的阻抗越 低，實務(wù)上當外層(top and bottom side)的高速走線電磁幅 射太強的時候，為了降低表層幅射強度，在
2014-02-19 18:23:03
大小和走線粗細決定銅箔厚度，如電源板一般使用2-3OZ銅箔，普通信號板一般選擇1OZ的銅箔，走線較細的情況還可能會使用1/3QZ銅箔以提高良品率；同時避免在內(nèi)層使用兩面銅箔厚度不一致的芯板。5、PCB板
2017-01-16 11:40:35
高速信號區(qū)域相應(yīng)的電源平面或地平面盡可能保持完整（11）建議布線分布均勻，大面積無布線的區(qū)域需要輔銅，但要求不影響阻抗控制（12）建議所有布線需倒角，倒角角度推薦45度（13）建議防止信號線在相鄰層
2017-01-23 16:04:35
。（3）遵守緊耦合的原則，當兩條差分信號線距離很近時，電流傳輸方向相反，其磁場相互抵消，電場相互耦合，電磁輻射也要小得多。為減少損耗，高速差分線換層時可以在換層孔的附近添加地過孔。（4）走線盡可能地短而
2017-07-18 10:57:28
板的布線層層數(shù)；（3）信號質(zhì)量控制：對于高速信號比較集中的PCB設(shè)計，如果重點關(guān)注信號質(zhì)量，那么就要求減少相鄰層布線以降低信號間串擾，這時布線層層數(shù)與參考層層數(shù)（Ground層或Power層）的比例
2017-03-01 15:29:58
形成邊長超過200MIL的自環(huán)（14）建議相鄰層的布線方向成正交結(jié)構(gòu)說明：相鄰層的布線避免走成同一方向，以減少層間串擾，如果不可避免，特別是信號速率較高時，應(yīng)考慮用地平面隔離各布線層，用地信號隔離各信號線。更多技術(shù)干貨可關(guān)注【快點PCB學院】公眾號
2017-01-23 09:36:13
通用的高速信號PCB設(shè)計處理原則有：（1）層面的選擇：處理高速信號優(yōu)先選擇兩邊是GND的層面處理（2）處理時要優(yōu)先考慮高速信號的總長（3）高速信號Via數(shù)量的限制：高速信號允許換一次層，換層時加
2017-02-07 09:40:04
問一個比較弱智的問題，如果我使用的是四層板，中間兩層分別為地和電源層，并且想要在電源層走線，我在添加層的時候，是不是只能選擇add layer而不是add plane？我現(xiàn)在是add plane，怎么能夠?qū)崿F(xiàn)在電源層走線？
2019-07-04 04:36:10
圖解在高速的PCB設(shè)計中的走線規(guī)則
2021-03-17 07:53:30
是FR4層壓板，而導(dǎo)體則是信號走線。FR4的平均介電常數(shù)在4.2到4.5之間。由于不知道制造誤差，有可能導(dǎo)致對銅線的過度蝕刻，最終造成阻抗誤差。計算PCB走線阻抗的最精確方法是利用場解析程序（通常是
2018-11-27 10:07:39
在高速PCB設(shè)計過程中，由于存在傳輸線效應(yīng)，會導(dǎo)致一些一些信號完整性的問題，如何應(yīng)對呢？
2021-03-02 06:08:38
來源：互聯(lián)網(wǎng)在高速PCB設(shè)計中，差分信號的應(yīng)用越來越廣泛，這主要原因是和普通的單端信號走線相比，差分信號具有抗干擾能力強、能有效抑制EMI、時序定位精確的優(yōu)勢。作為一名（準）PCB設(shè)計工程師，我們必須搞定差分信號，接下來我們了解下相關(guān)內(nèi)容吧！
2020-10-23 08:36:50
解決高速PCB設(shè)計信號問題的全新方法
2021-04-25 07:56:35
高速數(shù)字PCB設(shè)計信號完整性解決方法
2021-03-29 08:12:25
作為一名合格的、優(yōu)秀的PCB設(shè)計工程師，我們不僅要掌握高速PCB設(shè)計技能，還需要對其他相關(guān)知識有所了解，比如高速PCB材料的選擇。這是因為，PCB材料的選擇錯誤也會對高速數(shù)字電路的信號傳輸性能造成不良影響。
2021-03-09 06:14:27
。 6． 高速PCB設(shè)計中，蛇形線沒有所謂濾波或抗干擾的能力，只可能降低信號質(zhì)量，所以 只作時序匹配之用而無其它目的。 7． 有時可以考慮螺旋走線的方式進行繞線。
2014-12-16 09:47:09
重點分析一下電容和接地過孔在保證信號低阻抗回路中所起的作用，這也是多層PCB板設(shè)計中有效抑制EMI的重要方面之一。多層PCB設(shè)計中，由于布線密度，拓補結(jié)構(gòu)的要求，信號走線經(jīng)常需要在層間切換，如果它所
2019-05-20 08:30:00
電源布局、網(wǎng)口電路、音頻走線的PCB設(shè)計
2021-03-04 06:10:24
網(wǎng)絡(luò)，在多層的PCB走線的時候一旦產(chǎn)生了開環(huán)的結(jié)果，將產(chǎn)生線形天線，增加EMI的輻射強度?！ D3 開環(huán)規(guī)則 規(guī)則四：高速信號的特性阻抗連續(xù)規(guī)則 高速信號，在層與層之間切換的時候必須保證特性阻抗
2018-09-20 10:38:01
。規(guī)則四：高速信號的特性阻抗連續(xù)規(guī)則高速信號，在層與層之間切換的時候必須保證特性阻抗的連續(xù)，否則會增加EMI的輻射。也就是說，同層的布線的寬度必須連續(xù)，不同層的走線阻抗必須連續(xù)。規(guī)則五：高速PCB設(shè)計
2017-11-02 12:11:12
什么是高速pcb設(shè)計高速線總體規(guī)則是什么？
2019-06-13 02:32:06
和方式要符合所用的探棒。11、在高速 PCB 設(shè)計中，信號層的空白區(qū)域可以敷銅，而多個信號層的敷銅在接地和接電源上應(yīng)如何分配？一般在空白區(qū)域的敷銅絕大部分情況是接地。 只是在高速信號線旁敷銅時要注意敷
2017-01-20 10:29:29
本文主要分析一下在高速PCB設(shè)計中，高速信號與高速PCB設(shè)計存在一些理解誤區(qū)。 誤區(qū)一：GHz速率以上的信號才算高速信號？ 提到高速信號，就需要先明確什么是高速，MHz速率級別的信號算高速、還是
2019-11-05 11:27:17
10310 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論