高速PCB設計入門概念問答分享

　　要做高速的 設計，首先必須明白下面的一些基本概念，這是基礎。

　　1、什么是電磁干擾（EMI）和電磁兼容性（）？

　?。‥lectromagnetic Interference），有傳導干擾和輻射干擾兩種。 傳導干擾是指通過導電介質把一個電網絡上的信號耦合（干擾）到另一個電網絡。輻射干擾是指干擾源通過空間把其信號耦合（干擾）到另一個電網絡。在高速 及系統(tǒng)設計中，高頻信號線、集成電路的引腳、各類接插件等都可能成為具有天線特性的輻射干擾源，能發(fā)射電磁波并影響其他系統(tǒng)或本系統(tǒng)內其他子系統(tǒng)的正常工作。自從電子系統(tǒng)降噪技術在70 年代中期出現(xiàn)以來，主要由于美國聯(lián)邦通訊委員會在 1990年和歐盟在 1992 提出了對商業(yè)數碼產品的有關規(guī)章，這些規(guī)章要求各個公司確保它們的產品符合嚴格的磁化系數和發(fā)射準則。符合這些規(guī)章的產品稱為具有電磁兼容性 （Electromagnetic Compatibility）。

　　2、什么是信號完整性（signal integrity）？

　　信號完整性是指信號在信號線上的質量。信 號具有良好的信號完整性是指當在需要的時候，具有所必需達到的電壓電平數值。差的信號完整性不是由某一單一因素導致的，而是板級設計中多種因素共同引起的。主要的信號完整性問題包括反射、振蕩、地彈、串擾等。

　　常見信號完整性問題及解決方法

　　3、什么是反射（reflection）？

　　反射就是在傳輸線上的回波。信號功率（電壓和電流）的一部分傳輸到線上并達到負載處，但是有一部分被反射了。如果源端與負載端具有相同的阻抗，反射就不會發(fā)生了。源端與負載端阻抗不匹配會引起線上反射，負載將一部分電壓反射回源端。如果負載阻抗小于源阻抗，反射電壓為負，反之，如果負載阻抗大于源阻抗，反射電壓為正。布線的幾何形狀、不正確的線端接、經過連接器的傳輸及電源平面的不連續(xù)等因素的變化均會導致此類反射。

　　4、什么是串擾（crosstalk）？

　　串擾是兩條信號線之間的耦合，信號線之間的互感和互容引起線上的噪聲。容性耦合引發(fā)耦合電流，而感性耦合引發(fā)耦合電壓。 板層的參數、信號線間距、驅動端和接收端的電氣特性及線端接方式對串擾都有一定的影響。

　　5、什么是過沖（overshoot）和下沖（undershoot）？

　　過沖就是個峰值或谷值超過設定電壓——對于上升沿是指電壓而對于下降沿是指電壓。下沖是指下一個谷值或峰值。

　　過分的過沖能夠引起保護二極管工作，導致過早地失效。過分的下沖能夠引起假的時鐘或數據錯誤（誤操作）。

　　6、什么是振蕩（ringing）和 環(huán)繞振蕩（rounding）？

　　振蕩的現(xiàn)象是反復出現(xiàn)過沖和下沖。信 號的振蕩和環(huán)繞振蕩由線上過度的電感和電容引起，振蕩屬于欠阻尼狀態(tài)而環(huán)繞振蕩屬于過阻尼狀態(tài)。信號完整性問題通常發(fā)生在周期信號中，如時鐘等，振蕩和環(huán)繞振蕩同反射一樣也是由多種因素引起的，振蕩可以通過適當的端接予以減小，但是不可能完全消除。

　　7、什么是地電平面反彈噪聲和回流噪聲？

　　在電路中有大的電流涌動時會引起地平面反彈噪聲（簡稱為地彈），如大量芯片的輸出同時開啟時，將 有一個較大的瞬態(tài)電流在芯片與板的電源平面流過，芯片封裝與電源平面的電感和電阻會引發(fā)電源噪聲，這樣會在真正的地平面（0V）上產生電壓的波動和變化，這個噪聲會影響其它元器件的動作。負載電容的增大、負載電阻的減小、地電感的增大、同時開關器件數目的增加均會導致地彈的增大。由于地電平面（包括電源和地）分割，例如地層被分割為數字地、模擬地、屏蔽地等，當數字信號走到模擬地線區(qū)域時，就會產生地平面回流噪聲。同樣電源層也可能會被分割為2.5V，3.3V，5V 等。所以在多電壓 PCB 設計中，地電平面的反彈噪聲和回流噪聲需要特別關心。

　　8、在時域（time domain）和頻域（frequency domain）之間有什么不同？

　　時域（time domain）是以時間為基準的電壓或電流的變化的過程，可以用示波器觀察到。它通常用于找出管腳到管腳的延時（delays）、偏移（skew）、過沖（overshoot）、下沖（undershoot）以及建立時間（settling times）。頻域（frequency domain）是以頻率為基準的電壓或電流的變化的過程，可以用頻譜分析儀觀察到。它通常用于波形與FCC 和其它 EMI 控制限制之間的比較。

　　9、什么是阻抗（impedance）？

　　阻抗是傳輸線上輸入電壓對輸入電流的比率值（Z0=V/I）。當一個源送出一個信號到線上，它 將阻礙它驅動，直 到 2*TD時，源 并沒有看到它的改變，在 這里 TD 是線的延時（delay）。

　　10、什么是建立時間（settling time）？

　　建立時間就是對于一個振蕩的信號穩(wěn)定到指定的終值所需要的時間。

　　11、什么是管腳到管腳（pin-to-pin）的延時（delay）？

　　管腳到管腳延時是指在驅動器端狀態(tài)的改變到接收器端狀態(tài)的改變之間的時間。這 些改變通常發(fā)生在給定電壓的 50%，延時發(fā)生在當輸出個越過給定的閾值（threshold），延時發(fā)生在當輸出一個越過電壓閾值（threshold） ，測量所有這些情況。

　　12、什么是偏移（skew）？

　　信號的偏移是對于同一個網絡到達不同的接收器端之間的時間偏差。偏 移還被用于在邏輯門上時鐘和數據達到的時間偏差。

　　13、什么是斜率（slew rate）？

　　Slew rate 就是邊沿斜率（一個信號的電壓有關的時間改變的比率）。I/O 的技術規(guī)范（如 PCI）狀態(tài)在兩個電壓之間，這就是斜率（slew rate），它是可以測量的。

　　14、什么是靜態(tài)線（quiescent line）？

　　在當前的時鐘周期內它不出現(xiàn)切換。另外也被稱為 stuck-at 線或 static 線。串擾（Crosstalk）能夠引起一個靜態(tài)線在時鐘周期內出現(xiàn)切換。

　　15、什么是假時鐘（false clocking）？

　　假時鐘是指時鐘越過閾值（threshold）無意識地改變了狀態(tài)（有時在 VIL 或 VIH 之間）。通常由于過分的下沖（undershoot）或串擾（crosstalk）引起。