深度探索應(yīng)對(duì)芯片挑戰(zhàn)的三種思路

半導(dǎo)體產(chǎn)業(yè)面臨的挑戰(zhàn)日益嚴(yán)峻，我們?cè)撊绾螒?yīng)對(duì)？

如果把晶體管比作糧食，我們可以參考解決糧食危機(jī)的方法，來說明應(yīng)對(duì)芯片挑戰(zhàn)的三種思路。

第一，最直接的就是繼續(xù)提升主要糧食的單位面積產(chǎn)量，這對(duì)應(yīng)于提高芯片中晶體管的密度，這被稱為“延續(xù)摩爾”（More Moore）。

第二，是擴(kuò)展其他糧食種類，提高豐富程度，這意味著除了CPU、內(nèi)存等數(shù)字芯片之外，還要大力拓展模擬、射頻、電源、顯示、柔性芯片等的用途，以及通過3D芯片將各種功能集成在一起，這叫作“擴(kuò)展摩爾”（More thanMoore）。

第三，也是最長(zhǎng)遠(yuǎn)的，是開發(fā)全新的糧食品種，這對(duì)應(yīng)于探索MOS場(chǎng)效晶體管以外的新型晶體管，例如碳納米管場(chǎng)效晶體管（簡(jiǎn)稱CNTFET或CNFET）、阻變式存儲(chǔ)器（簡(jiǎn)稱RRAM）、相變隨機(jī)存取存儲(chǔ)器（簡(jiǎn)稱PCRAM）、隧穿場(chǎng)效晶體管（簡(jiǎn)稱TFET）等，這條路徑叫作“超越摩爾”（Beyond Moore）。

01. “延續(xù)摩爾”

半導(dǎo)體業(yè)界繼續(xù)縮小晶體管尺寸，提高芯片里晶體管的密度，是“延續(xù)摩爾”路徑的主要目標(biāo)。

當(dāng)工藝節(jié)點(diǎn)從5納米進(jìn)到3納米和2納米時(shí)，F(xiàn)inFET遇到了一個(gè)老問題，晶體管無法有效關(guān)斷，漏電流飆升導(dǎo)致發(fā)熱嚴(yán)重。盡管FinFET已經(jīng)變成了立體結(jié)構(gòu)，可通過凸起的三個(gè)側(cè)面去關(guān)斷導(dǎo)電溝道，但仍無法完全關(guān)斷。

2003年，研究人員提出了更大膽的“納米線”（Nano-wire）結(jié)構(gòu)。在這種結(jié)構(gòu)中，晶體管的導(dǎo)電溝道變成納米粗細(xì)的一根“線”，完全被一個(gè)環(huán)形的“柵”給全方位地環(huán)繞，就好像一只“手”握著橡皮水管。在“手”上施加電壓，能更好地關(guān)閉晶體管，減小漏電流。

雖然這種結(jié)構(gòu)解決了晶體管關(guān)斷的問題，但也對(duì)晶體管開啟后通過的電流大小造成了影響：細(xì)細(xì)的納米線對(duì)電流的阻礙作用極大。

為此，2006年法國(guó)原子能委員會(huì)電子與信息技術(shù)實(shí)驗(yàn)室（CEA-Leti）的研究人員提出納米片（Nano-sheet）結(jié)構(gòu)。這類晶體管又叫GAAFET（見圖14-3）。在這種結(jié)構(gòu)中，連接晶體管開關(guān)兩側(cè)的不再是細(xì)細(xì)的“線”，而是薄而寬的“片”，這樣全包圍的結(jié)構(gòu)更利于關(guān)斷晶體管，而多個(gè)薄而寬的片又提升了導(dǎo)電能力。2017年，IBM公司展示了這種堆疊的納米片晶體管。2021年5月，IBM公司采用納米片成功突破2納米技術(shù)節(jié)點(diǎn)，在一個(gè)指甲蓋大小的芯片上集成了500億個(gè)晶體管。

圖14-3 晶體管結(jié)構(gòu)的演變

IRDS預(yù)測(cè)圍柵晶體管將用于3納米、2納米及以下的技術(shù)節(jié)點(diǎn)。三星公司準(zhǔn)備在3納米技術(shù)節(jié)點(diǎn)時(shí)切入圍柵晶體管，而臺(tái)積電公司準(zhǔn)備在2納米技術(shù)節(jié)點(diǎn)時(shí)遷移過來。

在隨后的1納米和0.7納米技術(shù)節(jié)點(diǎn)，單個(gè)晶體管的尺寸將再一次面對(duì)挑戰(zhàn)。IRDS預(yù)測(cè)那時(shí)業(yè)界將把水平放置的圍柵晶體管豎立起來，以進(jìn)一步減小“占地面積”。再進(jìn)一步，業(yè)界還可能將圍柵晶體管堆疊起來，做成3D結(jié)構(gòu)。芯片將通過堆疊的方式繼續(xù)向上“生長(zhǎng)”，就像一層層的空中花園，以便繼續(xù)提高單位面積可以容納的晶體管的數(shù)量。

盡管有了好的晶體管結(jié)構(gòu)設(shè)計(jì)，但能否將其制造出來則又是另外一回事。

制造晶體管的最大瓶頸仍然是***。光源為193納米的浸沒式***可以加工的最小柵間距約為34納米。要知道，193納米的紫外光（經(jīng)過水折射后變成134納米）本身無法用來加工這么小的尺寸，它需要經(jīng)過多次曝光，分次加工線條的不同邊緣，才能達(dá)到所需的精度。

然而，加工尺寸越小，紫外光進(jìn)行多重曝光所需的掩膜版數(shù)量也就越多，到了7納米技術(shù)節(jié)點(diǎn)就需要幾十層掩膜版。掩膜版越多，加工步驟越多，所花費(fèi)的成本和時(shí)間也就越多。10納米工藝制造的晶圓比14納米工藝制造的晶圓貴了32%，而在7納米的技術(shù)節(jié)點(diǎn)又比10納米貴了14%。如果到5納米技術(shù)節(jié)點(diǎn)時(shí)再不采用下一代EUV***，光刻所需的步驟將達(dá)到100多步。

EUV***（見圖14-4）的光源波長(zhǎng)是13.5納米，僅為浸沒式***的1/10，是解決這一問題的希望。然而，EUV***的問世時(shí)間卻一次次地推遲。早在1994年，半導(dǎo)體業(yè)界的幾家公司就聯(lián)合起來啟動(dòng)了EUV***的工業(yè)化進(jìn)程。阿斯麥爾公司于2006年交付了一臺(tái)光刻膠的掃描樣機(jī)，但之后卻卡在了激光光源這一障礙上，波長(zhǎng)13.5納米的EUV光太難產(chǎn)生了。

直到2011年，美國(guó)加州的西盟半導(dǎo)體設(shè)備公司（Cymer）提出了一種產(chǎn)生極紫外激光的方法。阿斯麥爾公司的一位光刻專家阿爾貝托·皮拉提（Alberto Pirati）評(píng)論說：“我第一次聽到這個(gè)主意的時(shí)候，覺得它很瘋狂?！边@個(gè)主意是將金屬錫高溫熔化，把極其細(xì)微的液滴均勻地噴灑在一個(gè)空腔里，然后用大功率二氧化碳激光器發(fā)出一束強(qiáng)光，以每秒5萬次的頻閃照射這些液滴，并將其轉(zhuǎn)變?yōu)轭愃铺?yáng)中的等離子體，從而激發(fā)出13.5納米的EUV。

圖14-4 EUV***原理示意圖

然而，這種方法的效率卻異常低下，激光器需要20千瓦功率的輸入（可為100臺(tái)冰箱供電），卻只能得到11瓦（相當(dāng)于一盞LED臺(tái)燈的功率）輸出，遠(yuǎn)小于光刻所需的250瓦，其余99.945%的能量都變成熱量耗散掉了。

不得已，西盟半導(dǎo)體設(shè)備公司找到了一個(gè)變通方法：用一束低功率的先導(dǎo)激光照射滴液顆粒，將其“壓扁”成薄餅形狀，增大受光面積，接著再用高功率激光照射，以激發(fā)出更多的EUV光。2013年，輸出的光源功率提高到了55瓦，2016年達(dá)到了200瓦。

2018年終于達(dá)到了實(shí)際工作所需的250瓦。盡管EUV光源有了，但新的問題又冒了出來。EUV光無法在空氣中傳播，因?yàn)檫@么短波長(zhǎng)的光會(huì)被空氣吸收掉。為此，機(jī)器內(nèi)部的光傳播路徑和晶圓加工臺(tái)所在區(qū)域要抽真空。

更麻煩的是，玻璃透鏡也會(huì)吸收EUV光，人們不得不放棄使用了幾十年的透鏡，改用反射鏡。然而，普通的反射鏡也會(huì)吸收EUV光。為此，阿斯麥爾公司發(fā)明了一種特殊的鏡子，表面交替涂有硅和鉬的薄層，每層只有幾納米厚。利用兩種材料不同折射系數(shù)的布拉格效應(yīng)，每個(gè)交界面處都可以反射一部分EUV光。

EUV光在到達(dá)晶圓臺(tái)前要經(jīng)過12個(gè)反射鏡，每次反射損失30%，最后只有約1%的光線能照射到晶圓片上。本來250瓦的光源，照到晶圓上只剩下2瓦。

如此微弱的光線需要光刻膠極其敏感，但高靈敏度的光刻膠又會(huì)引起加工精度的波動(dòng)……技術(shù)難題層出不窮，解決完一個(gè)，又冒出一個(gè)。

經(jīng)過多次延遲，阿斯麥爾公司最終克服了難以想象的困難，制造出了人類歷史上最精密的***，每臺(tái)成本高達(dá)2億美元。

2018年，阿斯麥爾公司開始向客戶交付EUV***。每臺(tái)機(jī)器的部件需要4架波音747飛機(jī)運(yùn)送。運(yùn)抵晶圓廠后，那里會(huì)有準(zhǔn)備就緒的上百名工程師，他們負(fù)責(zé)安裝和調(diào)試。***占地約80平方米，其中激光部分占了20平方米。整個(gè)機(jī)器像一座冰山，因?yàn)榇罅抗艿篮途€纜埋在地下10米深處，然后才是露出地面的部分。

2020年，經(jīng)過17年的研發(fā)，EUV***終于開始用于5納米節(jié)點(diǎn)的工藝制造。它在未來面臨著新的挑戰(zhàn)。1納米及以下的技術(shù)節(jié)點(diǎn)需要更高的分辨率。這時(shí)，就需要高“數(shù)值孔徑”的EUV***，而后者所需的光源功率還要再翻一倍，達(dá)到500瓦才行。

然而，EUV***很快也將達(dá)到極限。IRDS預(yù)計(jì)，2028年半節(jié)距將達(dá)到極限的8納米（此外，盡管X光和電子束的波長(zhǎng)比EUV更短，但是由于X光需要占地面積很大且昂貴的同步輻射源，而電子束的串行寫入會(huì)導(dǎo)致效率低下，被認(rèn)為不適合大規(guī)模芯片制造）。那將會(huì)是“懸崖邊緣”，再往前就是量子力學(xué)的不確定性統(tǒng)治的世界了。當(dāng)光刻精度達(dá)到極限后，晶體管尺寸將無法繼續(xù)縮減。

唯一有可能繼續(xù)增加晶體管密度的方法，就是將多層芯片在垂直方向上堆疊，這就像是將一層平房變成高層樓房，以提高晶體管密度。實(shí)際上，在EUV***之前的工藝上，人們制造成本敏感的存儲(chǔ)器時(shí)就已經(jīng)開始使用3D堆疊技術(shù)，這樣就無須采用最先進(jìn)的***，也能很好地控制成本。目前，存儲(chǔ)器已經(jīng)實(shí)現(xiàn)了數(shù)百層的堆疊。

除了以上困難，CPU性能提升也變得越來越緩慢。20世紀(jì)90年代，CPU性能每年可以提升52%，到了21世紀(jì)前十年每年只能提升23%，從2011到2015年，這個(gè)數(shù)值又下降了近一半，只有12.5%，而在2015年到2018年幾乎停滯，只有3.5%。

而且，CPU和存儲(chǔ)器之間的“內(nèi)存墻”也越來越難以逾越。馮·諾伊曼計(jì)算機(jī)要先從內(nèi)存中調(diào)取數(shù)據(jù)，再送入CPU中計(jì)算。但是，CPU處理能力顯著提高后，計(jì)算機(jī)從內(nèi)存調(diào)取數(shù)據(jù)的速度并沒有等比例提高，于是CPU和內(nèi)存之間就形成了通道瓶頸。

CPU很快將“腹”中的數(shù)據(jù)“消化完畢”，而新的數(shù)據(jù)卻遲遲不能從內(nèi)存“喂”過來，CPU不得不處于“饑餓”狀態(tài)。據(jù)估計(jì)，計(jì)算機(jī)從內(nèi)存將數(shù)據(jù)搬運(yùn)過來的時(shí)間比CPU處理時(shí)間至少長(zhǎng)10倍，CPU只能將寶貴的時(shí)間和資源浪費(fèi)在等待上。

造成CPU和內(nèi)存之間存在“高墻”的原因有多方面，其中之一是CPU和內(nèi)存的距離，它們位于不同的芯片，容易造成信號(hào)延遲。為了縮短這段距離，人們提出將CPU與內(nèi)存封裝在同一顆芯片內(nèi)，分別放置在不同層，然后堆疊成一顆三維芯片，層與層之間通過硅通孔相連，以縮短信號(hào)傳輸距離。然而，即使CPU和內(nèi)存在同一顆芯片內(nèi)的不同部分，互連線上的時(shí)延也越來越嚴(yán)重。

徹底解決“內(nèi)存墻”問題的方法是改變CPU從內(nèi)存中調(diào)取數(shù)據(jù)的方式，不再以計(jì)算單元為中心，而改為以存儲(chǔ)為中心，發(fā)展計(jì)算、存儲(chǔ)一體的“存內(nèi)計(jì)算”。這種全新的計(jì)算機(jī)架構(gòu)有可能改變“80歲高齡”的馮·諾伊曼計(jì)算機(jī)架構(gòu)的統(tǒng)治地位。

02. “擴(kuò)展摩爾”

隨著“延續(xù)摩爾”遇到的障礙越來越大，人們開始尋找其他解決路徑。2005年，ITRS提出了“擴(kuò)展摩爾”的概念。這條路徑追求的不是縮小單個(gè)晶體管的尺寸，而是增加系統(tǒng)功能的多樣性，在一個(gè)芯片上集成和實(shí)現(xiàn)豐富的功能。

這條路徑關(guān)注的不是CPU和存儲(chǔ)器這些需要最先進(jìn)工藝的數(shù)字芯片，而是模擬、功率、傳感以及數(shù)?；旌闲酒?，它們不需要最小的晶體管，但能實(shí)現(xiàn)豐富的應(yīng)用場(chǎng)景。

“擴(kuò)展摩爾”根據(jù)頂層的應(yīng)用與需求來拉動(dòng)技術(shù)的發(fā)展，其中一個(gè)最大的需求就是物聯(lián)網(wǎng)。過去幾十年中，個(gè)人電腦和手機(jī)先后普及，但數(shù)量已經(jīng)趨近飽和，將來的數(shù)量至多再提高3倍。而未來的物聯(lián)網(wǎng)設(shè)備，包括智能家居、健康監(jiān)測(cè)、自動(dòng)駕駛汽車、環(huán)境監(jiān)測(cè)等，還會(huì)增加3個(gè)數(shù)量級(jí)，構(gòu)成一個(gè)無處不在的物聯(lián)網(wǎng)世界。

例如，自動(dòng)駕駛汽車?yán)镄枰す鉁y(cè)距雷達(dá)、超聲波傳感器、加速度計(jì)等多種傳感器；醫(yī)療領(lǐng)域需要可穿戴式的生理信號(hào)監(jiān)測(cè)設(shè)備，以及為了抑制癲癇發(fā)作的植入式傳感器和電流刺激芯片等；環(huán)境監(jiān)測(cè)領(lǐng)域需要能探測(cè)各種二氧化碳、硫化物等污染物的傳感器芯片。這些傳感器需要跟CPU、存儲(chǔ)器等集成在一起，從而實(shí)現(xiàn)豐富的功能。

此外，我們也需要高效的電源，想要實(shí)現(xiàn)極低的功耗，滿足便攜或移動(dòng)設(shè)備的要求。我們同樣需要用高信噪比的傳感器和模擬電路來感知或采集微弱的生理信號(hào)、危險(xiǎn)氣體的濃度等。我們也需要滿足各種頻段的無線射頻電路，實(shí)現(xiàn)更多樣的無線連接。

另外一個(gè)有“擴(kuò)展摩爾”需求的是能源領(lǐng)域。與硅相比，氮化鎵和碳化硅等半導(dǎo)體材料的性能更優(yōu)異，用它們制成的功率器件可以在相同的耐受電壓下提供更高的開關(guān)頻率，或者在相同的耐受電壓和開關(guān)頻率下有更低的導(dǎo)通和開關(guān)損耗。

此外，人們也將對(duì)能量收集技術(shù)產(chǎn)生極大的需求，因?yàn)樵S多傳感器安置在露天環(huán)境中，沒有市電供電，也不方便更換電池。而能量收集的途徑可以是機(jī)械振動(dòng)、冷熱溫差或者無線電波、光線等，這將大大地延長(zhǎng)芯片的工作時(shí)長(zhǎng)。

最后，柔性電子將在基于織物的可穿戴設(shè)備、折疊屏幕、薄膜太陽(yáng)能電池等方面發(fā)揮作用。未來相當(dāng)一部分柔性電子設(shè)備將通過打印在柔性基材上的方式制造出來，但這需要業(yè)界在有機(jī)材料和碳基材料上取得進(jìn)一步突破。

從2017年開始，一種叫作小芯片（Chiplet）的技術(shù)引起了業(yè)界，尤其是超威半導(dǎo)體公司的興趣。以往，人們盡量將不同的電路模塊集成到一顆芯片上，以降低成本。但是人們發(fā)現(xiàn)，加工的芯片面積越大，芯片良率（晶圓片上性能良好的裸芯片的比率）越低，進(jìn)而推高了成本。反之，將大芯片拆成小芯片則能提高良率，降低成本。

于是，一種相反的趨勢(shì)出現(xiàn)了：將大芯片拆解成尺寸較小的單個(gè)芯片，分別制造，然后再通過封裝技術(shù)合成在一起（見圖14-5）。這有點(diǎn)像先制造小塊的樂高積木，然后將其拼成一個(gè)更大的整體。例如，將一顆面積為360平方毫米的芯片拆成4顆小芯片分別制成，它的良率將提高兩倍多。在這一趨勢(shì)下，未來CPU中的內(nèi)核會(huì)越來越多。超威半導(dǎo)體公司的一款“霄龍”處理器（簡(jiǎn)稱EPYC）中有8個(gè)小芯片，每個(gè)小芯片中又有8個(gè)內(nèi)核，總共有多達(dá)64個(gè)內(nèi)核。

小芯片技術(shù)為芯片系統(tǒng)增加了一個(gè)自由度，即每個(gè)小芯片的制造都可以自由地采用最佳性價(jià)比的工藝，CPU和內(nèi)存采用先進(jìn)工藝以提高算力，而模擬和射頻等則采用較為低價(jià)的成熟工藝，以降低整體成本。

圖14-5 將單一芯片（a）拆分為小芯片（b）分別制成，并通過下方基板互連起來

1958年到1959年基爾比和諾伊斯發(fā)明集成電路時(shí)，他們分別解決了集成和互連的問題。現(xiàn)在60多年過去了，我們?nèi)匀蛔咴谧非笕绾胃玫丶珊突ミB的路上。集成的方式從平面走向了三維，從單芯片走向了多芯片，從單一電路互連走向了數(shù)字、模擬、射頻、傳感器等多種電路的集成，從硅集成走向了硅、碳、鍺等元素的共同集成，從平面互連走向了立體互連。

03. “超越摩爾”

大數(shù)據(jù)、物聯(lián)網(wǎng)、人工智能和超級(jí)計(jì)算等新技術(shù)的計(jì)算需求對(duì)芯片性能和能效提出了更高的要求，于是就有了第三條路：“超越摩爾”，又叫“超越CMOS”，即在主流的CMOS技術(shù)之外尋找更好的可能。

硅晶體管中的漏電流一直是科學(xué)家的心頭大患。為此，人們發(fā)明了TFET（其結(jié)構(gòu)見圖14-6）。它利用導(dǎo)帶與價(jià)帶之間的量子隧穿效應(yīng)，控制晶體管的開與關(guān)，使漏電流更小、導(dǎo)通電流更大，突破了傳統(tǒng)晶體管中的麥克斯韋-玻爾茲曼統(tǒng)計(jì)限制，使得亞閾值擺幅低于60 mV/dec的下限。不過，TFET的源極與漏極不再像MOS場(chǎng)效晶體管那樣同為P型半導(dǎo)體或同為N型半導(dǎo)體，而是一邊為P型半導(dǎo)體，另一邊為N型半導(dǎo)體，這對(duì)器件制造和應(yīng)用提出了新的挑戰(zhàn)。

圖14-6 TFET的結(jié)構(gòu)

硅材料雖然適合大規(guī)模生產(chǎn)，儲(chǔ)藏豐富，還有一個(gè)天然穩(wěn)定的絕緣氧化層，但它也有難以克服的缺點(diǎn)：電子遷移率低，導(dǎo)致開關(guān)速度不高；散熱特性一般，限制了芯片的工作頻率。這些問題都讓“延續(xù)摩爾”之路變得困難重重。

而碳材料則在遷移率、小尺寸和散熱特性方面具有優(yōu)勢(shì)。在實(shí)驗(yàn)室中，研究者已經(jīng)用碳納米管制成了CNTFET（見圖14-7），結(jié)構(gòu)類似于硅MOS場(chǎng)效晶體管，只是將中間的導(dǎo)電溝道換成遷移率更好、散熱性更好、尺寸更小的碳納米管。目前，人們?nèi)栽诮鉀Q大規(guī)模制備方面的挑戰(zhàn)。

圖14-7 CNTFET注：俯視圖（a）和側(cè)視圖（b）

無論是BJT，還是MOS場(chǎng)效晶體管等器件，都是用電子作為信息處理的媒介，創(chuàng)新的思路則是采用速度更快的光子。光子沒有散熱問題，不受電子噪聲影響，而且光信號(hào)延遲小、通信帶寬遠(yuǎn)高于電信號(hào)。

此外，用硅材料就能做出各種光處理器件（光波導(dǎo)、光濾波器和光連接器等），它們很容易就能集成到CMOS芯片中，從而大大地降低成本。制造光互連處理器已經(jīng)開始變得可能。不過，硅光電子仍需要突破一些技術(shù)瓶頸才能進(jìn)入實(shí)際應(yīng)用。

1970年，加州大學(xué)伯克利分校的蔡少棠（Leon Chua）教授發(fā)現(xiàn)，當(dāng)時(shí)已有三種基本元件：電阻器，負(fù)責(zé)關(guān)聯(lián)電壓和電流；電容器，負(fù)責(zé)關(guān)聯(lián)電壓和電荷；電感器，負(fù)責(zé)關(guān)聯(lián)電流和磁通量。但電荷與磁通量是否可以有直接關(guān)聯(lián)呢？蔡少棠提出，或許存在第四種基本元件能將電荷和磁通量直接關(guān)聯(lián)，他將其命名為憶阻器（memristor）（見圖14-8）。2008年，惠普實(shí)驗(yàn)室威廉姆斯領(lǐng)導(dǎo)的團(tuán)隊(duì)做出了單器件結(jié)構(gòu)的憶阻器，僅僅由兩端的金屬和中間的氧化物構(gòu)成。

憶阻器具有電阻記憶效應(yīng)，掉電后能維持電阻數(shù)值，在脈沖信號(hào)的激勵(lì)下能改變電阻值，就像大腦的突觸在神經(jīng)元脈沖的刺激下改變連接強(qiáng)度，能作為人工電子突觸模擬大腦中的化學(xué)突觸，實(shí)現(xiàn)學(xué)習(xí)記憶功能。憶阻器的尺寸可以做到納米級(jí)，但是在制備良率以及器件一致性方面仍有較大的改進(jìn)空間。

除此之外，人們?cè)谧孕龍?chǎng)效晶體管（簡(jiǎn)稱Spin-FET）、PCRAM、RRAM、磁阻式隨機(jī)存取存儲(chǔ)器（簡(jiǎn)稱MRAM）、柔性薄膜晶體管（簡(jiǎn)稱FTFT）等方面也展開了研究，但由于傳統(tǒng)器件成本低、產(chǎn)量大，這些新型器件的優(yōu)勢(shì)還無法體現(xiàn)出來，不能在短期內(nèi)替代現(xiàn)有器件。