CMOS過渡期的晶體管forksheet介紹

新的設(shè)備架構(gòu)縮小了邏輯單元。

最先進的計算機處理器制造商正在經(jīng)歷十年來器件架構(gòu)的第一次重大變革，即從鰭式場效應(yīng)晶體管（FinFET）轉(zhuǎn)變到納米片（nanosheet）。

再過十年，也許還會出現(xiàn)一次根本性的變革，即納米片堆疊在一起形成互補場效應(yīng)晶體管（CFET），可將某些電路的尺寸減小一半。

但專家表示，后面這次變革可能相當艱難。而介于兩者之間的叉板晶體管（forksheet）可能不需要太多工作，即可保持電路尺寸縮小。

比利時微電子研究中心（Imec）負責邏輯技術(shù)的副總裁朱利安?瑞卡特（Julien Ryckaert）說，forksheet的想法來自探索納米片架構(gòu)的限制點。

納米片的主要特點是水平堆疊被電流控制柵極圍繞的硅帶。盡管納米片最近才開始生產(chǎn)，但幾年前，專家就已經(jīng)在尋找其限制點了。瑞卡特說，比利時微電子研究中心需要弄清楚“納米片在哪一點開始失效”。

瑞卡特的團隊發(fā)現(xiàn)，在構(gòu)成互補金屬氧化物半導體（CMOS）邏輯的N型金屬氧化物半導體（NMOS）和P型金屬氧化物半導體（PMOS）兩種類型晶體管之間，必須保持一定的間隔距離，限制削弱器件性能和影響功耗的電容。這一間隔限制了基于納米片的邏輯的縮小。“forksheet是打破這種限制的一種方式?！比鹂ㄌ卣f。

與單個納米片器件不同，forksheet的構(gòu)建方案是在介電壁兩側(cè)成對放置。（其實不太像叉子。）比利時微電子研究中心的CMOS技術(shù)主管堀口直人（Naoto Horiguchi）說，介電壁可使器件緊密放置，而不會產(chǎn)生電容問題。他說，設(shè)計者可以用新增的空間來縮小邏輯單元，也可以利用現(xiàn)在的空間制造更寬的晶體管，實現(xiàn)更好的性能。

? “CFET可能是最終的CMOS架構(gòu)?！避タ谥比嗽谡劦奖壤麜r微電子研究中心預(yù)計2032年左右投入生產(chǎn)的器件時說。不過他補充道，CFET“集成非常復雜”。他說，forksheet將重新使用大多數(shù)納米片的生產(chǎn)步驟，這樣可能會比較容易。

不過，仍有許多障礙需要克服。從生產(chǎn)角度說，介電壁就是個問題。先進CMOS中使用了幾種類型的電介質(zhì)，蝕刻也涉及幾個步驟。

制造forksheet意味著蝕刻其他組件時，不會意外破壞介電壁。堀口說，在介電壁的兩側(cè)應(yīng)該放置哪種類型的晶體管，這仍然是一個懸而未決的問題。相比在介電壁一側(cè)放置PMOS、另一側(cè)放置NMOS，在介電壁兩側(cè)放置兩種類型的晶體管，可能更有優(yōu)勢。

審核編輯：劉清
?