受益于物聯(lián)網(wǎng)的FD-SOI卷土重來

如今談起晶圓工藝，大家提及的往往是日趨成熟的Fin-FET，抑或是尚出于完善階段的GAA，臺(tái)積電、三星、英特爾……無數(shù)廠商都在為了這兩種工藝前后奔忙，不過卻鮮少有人知曉另一種與Fin-FET齊名的工藝。

2000年，著名的“FinFET”之父胡正明在美國(guó)加州大學(xué)領(lǐng)導(dǎo)了一個(gè)研究小組，當(dāng)時(shí)大家已經(jīng)對(duì)摩爾定律的未來感到悲觀，而他們的研究目標(biāo)就是再續(xù)摩爾定律，讓CMOS技術(shù)拓展到25nm及以下領(lǐng)域。

當(dāng)時(shí)的研究發(fā)現(xiàn)，當(dāng)柵極長(zhǎng)度逼近20nm大關(guān)時(shí)，對(duì)電流控制能力急劇下降，漏電率相應(yīng)提高，傳統(tǒng)的平面MOSFET結(jié)構(gòu)中，不再適用舊技術(shù)，到2010年時(shí)，Bulk CMOS（體硅）工藝技術(shù)會(huì)在20nm走到盡頭。

胡正明在當(dāng)時(shí)想到了兩種解決方法，其中一種方法是將窄通道像鯊魚鰭一樣在基片上方垂直延伸，柵極可以三面環(huán)繞通道，而不是僅在通道上方，從而讓柵極更好地控制電荷的流動(dòng)。這種結(jié)構(gòu)被稱為FinFET。

而另一種想法卻截然不同，是在晶體管下面的硅中埋入一絕緣層，使電荷難以溜過柵極。這種設(shè)計(jì)后來被稱為全耗盡絕緣體上硅FD-SOI（fully depleted silicon-on-insulator）。

這項(xiàng)技術(shù)主要依賴于兩項(xiàng)技術(shù)創(chuàng)新。首先，在襯底上面制作一個(gè)超薄的埋氧層。然后，用一個(gè)非常薄的硅膜制作晶體管溝道。因?yàn)闇系婪浅１?，無需對(duì)通道進(jìn)行摻雜工序，耗盡層充滿整個(gè)溝道區(qū)，即全耗盡型晶體管。

從結(jié)構(gòu)上看，F(xiàn)D-SOI晶體管的靜電特性優(yōu)于傳統(tǒng)體硅技術(shù)。埋氧層可以降低源極和漏極之間的寄生電容，還能有效地抑制電子從源極流向漏極，從而大幅降低導(dǎo)致性能下降的漏電流。由于FD-SOI晶體管結(jié)構(gòu)及其超薄絕緣層，偏置電路的效率更高。而且，埋氧層的存在允許施加更高的偏置電壓，使晶體管動(dòng)態(tài)控制取得突破性進(jìn)步。

2011年，英特爾推出其第一代FinFET工藝產(chǎn)品——22nm的Ive Bridge處理器，2013年11月，臺(tái)積電成功試產(chǎn)16nm FinFET，同時(shí)期的FD-SOI卻還停留在相對(duì)小眾的階段。

不過，隨著制程工藝的不斷迭代，F(xiàn)D-SOI在近兩年又成為了大家的焦點(diǎn)，甚至還屢屢登上了半導(dǎo)體新聞的版面，到底是誰(shuí)帶火了這項(xiàng)工藝呢 ？

** 受益于物聯(lián)網(wǎng)的FD-SOI**

?

早期的 FD-SOI 技術(shù)缺少商用的FD-SOI 襯底，直到2006 年 Soitec 研發(fā)出滿足商用的高質(zhì)量 FD-SOI 襯底之后，意法半導(dǎo)體聯(lián)合 Leti、Soitec 開發(fā)出基于 28nm 節(jié)點(diǎn)的 FD-SOI 晶體管，實(shí)現(xiàn)了真正的 FD-SOI 器件的制備。

不過雖然取得了一定的關(guān)鍵技術(shù)突破，但沒有出現(xiàn)具有市場(chǎng)競(jìng)爭(zhēng)力的產(chǎn)品，代表性的僅是 Oki Electric 采用 FD-SOI 技術(shù)開發(fā)出用于低功耗手表的微控制器，但在2007 年 SOI 聯(lián)盟成立后，也有越來越多公司選擇FD-SOI 技術(shù)，開始逐步走向商業(yè)化的道路。

而近兩年物聯(lián)網(wǎng)市場(chǎng)的火熱，也為FD-SOI催生出了更多應(yīng)用機(jī)會(huì)。

事實(shí)上，即使在摩爾定律近年受到壓力之前，數(shù)字的擴(kuò)展效益也往往優(yōu)于模擬，新的結(jié)構(gòu)往往會(huì)引入寄生效應(yīng)和工藝變化，從而增加模擬設(shè)計(jì)人員的難度，而這種情況在塊狀 CMOS 中尤為明顯，通常被歸類為 SCE（短溝道效應(yīng)）。

當(dāng)今的 SoC 設(shè)計(jì)大多是數(shù)字設(shè)計(jì)，因此模擬設(shè)計(jì)人員和模擬 IP 提供商必須采用對(duì)數(shù)字 客戶最有意義的工藝進(jìn)行設(shè)計(jì)，截至目前，Bulk CMOS 仍是當(dāng)今的主流工藝，歷來是低成本的選擇，而突然轉(zhuǎn)到FinFET 技術(shù)上，不僅是技術(shù)挑戰(zhàn)，也是一項(xiàng)經(jīng)濟(jì)挑戰(zhàn)，對(duì)于生命周期較短、產(chǎn)量較小的產(chǎn)品來說，成本已經(jīng)高昂到難以承受的地步。

而物聯(lián)網(wǎng)市場(chǎng)的出現(xiàn)開辟了一系列大型垂直市場(chǎng)——消費(fèi)、工業(yè)、醫(yī)療、智能家居和可穿戴設(shè)備，新一代物聯(lián)網(wǎng)產(chǎn)品需要將上市時(shí)間、低功耗、片上閃存、互連 IO 和射頻/模擬進(jìn)行適當(dāng)組合，與FinFET 相比，F(xiàn)D-SOI 提供了實(shí)現(xiàn)更高性能、更低功耗、更低成本的組合，更加經(jīng)濟(jì)實(shí)惠的它開始受到重視，重新出現(xiàn)在了大家的視線當(dāng)中。

回顧2016年，面對(duì)研發(fā)和資本投入成本呈指數(shù)級(jí)別增長(zhǎng)的情況，眾多代工廠的客戶群正在面臨一場(chǎng)重大抉擇。當(dāng)時(shí)，眾多Fabless公司都表示采用FinFET技術(shù)的成本太高，而且模擬和混合信號(hào)設(shè)計(jì)不太需要FinFET。

作為參照，彼時(shí)的16nm/14nm芯片的平均設(shè)計(jì)成本約為8000萬美元，而28nm平面技術(shù)（以Bulk CMOS為代表）的平均設(shè)計(jì)成本為3000萬美元。

美國(guó)類芯片設(shè)計(jì)公司 Sigma Designs當(dāng)時(shí)表示，綜合考慮到產(chǎn)品的性能、功耗、上市周期等等，他們不會(huì)走FinFET路線。對(duì)于很多主打物聯(lián)網(wǎng)和射頻芯片的公司來講，28nm成為了當(dāng)時(shí)性價(jià)比最高的開發(fā)平臺(tái)。

如此看來，F(xiàn)D-SOI有望承接FinFET拱手讓出的龐大市場(chǎng)，不過盡管格芯聯(lián)手ST，NXP等大力發(fā)展這項(xiàng)技術(shù)，還拉攏了三星、索尼、瑞薩等作為盟友，但在28nm工藝節(jié)點(diǎn)上，臺(tái)積電在生態(tài)圈和技術(shù)成熟度上的優(yōu)勢(shì)實(shí)在太大，這也導(dǎo)致了FD-SOI在成本控制上依舊不夠理想。

簡(jiǎn)單來講，沒有足夠的生產(chǎn)規(guī)模，導(dǎo)致原本的成本優(yōu)勢(shì)被消弭，尤其是在臺(tái)積電推出了28ULP CMOS低功耗技術(shù)后，用FD-SOI能做的，臺(tái)積電不用FD-SOI也能做得到，價(jià)格反而更具優(yōu)勢(shì)，這一點(diǎn)對(duì)于采用FD-SOI技術(shù)的廠商來說尤為致命。

但展望未來，越來越多的廠商開始支持FD-SOI，一旦形成集群效應(yīng)，不止是28nm和22nm這樣的成熟，下探至10nm都會(huì)具備一定的成本優(yōu)勢(shì)，而物聯(lián)網(wǎng)市場(chǎng)也能受益于此，用更低功耗的芯片完成更復(fù)雜的工作。

** FD-SOI技術(shù)的優(yōu)越性**

?

目前，SOI技術(shù)根據(jù)埋氧化層 (BOX) 的厚度和溝道單晶硅的厚度分為兩種類型：部分耗盡型 SOI (PD-SOI) 和完全耗盡型 SOI (FD-SOI)，我們可以從三星電子的一篇技術(shù)文章分析中一瞥這兩種SOI類型的優(yōu)劣之初。

PD-SOI 即傳統(tǒng)的SOI技術(shù)，適用于功率器件等模擬產(chǎn)品，溝道的單晶硅厚度在 50nm-100nm 之間，BOX 的厚度在 100-200nm 之間,與體型晶體管相比，它的優(yōu)點(diǎn)是能阻斷通過結(jié)點(diǎn)的漏電流，同時(shí)還能減少源極、漏極和本體之間產(chǎn)生的電容。

但PD-SOI的劣勢(shì)也相當(dāng)明顯，基底上沒有施加電壓，因此會(huì)產(chǎn)生浮體效應(yīng)。電子向漏極移動(dòng)，但熱載流子效應(yīng)產(chǎn)生的空穴卻無處可去，只能積聚在溝道硅中。這就導(dǎo)致在溝道硅上施加正電壓，從而產(chǎn)生磁滯現(xiàn)象--鐵磁材料的磁化滯后于磁場(chǎng)的變化--與初始運(yùn)行前的狀態(tài)相比，器件運(yùn)行后的特性發(fā)生了變化。此外，當(dāng)累積的空穴數(shù)量達(dá)到一定水平時(shí)，正電壓會(huì)降低器件的閾值電壓（Vth），導(dǎo)致器件關(guān)斷時(shí)的關(guān)斷電流增大，當(dāng)漏極電流從 Vth 降低處突然增大時(shí)，就會(huì)產(chǎn)生扭結(jié)效應(yīng)。

而FD-SOI相較于PD-SOI來說，它的結(jié)構(gòu)種具有超薄的溝道硅，被稱為超薄體 (UTB) SOI，主體厚度約為 10 納米，BOX 厚度為 20-25 納米。溝道硅的薄度使其成為全耗盡器件（FDD）成為可能，從而形成一個(gè)完全耗盡的電荷層。

在 FDD 中，柵極對(duì)溝道的控制能力更強(qiáng)，可以減少短溝道效應(yīng)，即隨著源極和漏極之間的距離減小，溝道中的漏電流會(huì)增大。一般來說，F(xiàn)DD 的關(guān)鍵方法是減少溝道硅的厚度。也有類似的技術(shù)，例如鰭式場(chǎng)效應(yīng)晶體管（FinFET）或全柵極（GAA），但由于其三維結(jié)構(gòu)，復(fù)雜性較高，而 FD-SOI 具有二維平面結(jié)構(gòu)，技術(shù)難度相對(duì)較小，可以更快推出。

而Vth 是柵極上的電壓，用于開啟晶體管，因此高 Vth 需要更大的柵極電壓才能保持器件開啟，而低 Vth 則會(huì)導(dǎo)致溝道漏電流在不完全關(guān)斷狀態(tài)下流動(dòng)。這就是將 Vth 保持在合理水平的原因。

FD-SOI的優(yōu)勢(shì)也正在于此，柵極對(duì)溝道的更好控制，從而減少短溝道效應(yīng)，最終無需摻雜來彌補(bǔ) Vth 值的下降，或者至少可以將摻雜濃度降至較低水平。這可以提高載流子的遷移率，因?yàn)檩d流子和雜質(zhì)之間的散射（由于摻雜）被阻止了，它還能減少隨著雜質(zhì)數(shù)量的增加而出現(xiàn)的隨機(jī)摻雜波動(dòng)引起的 Vth 波動(dòng)。

不過，F(xiàn)D-SOI 目前確實(shí)存在自熱效應(yīng)的限制。由于用于絕緣的 BOX 是一種極好的絕緣體（SiO2），因此很難將運(yùn)行過程中產(chǎn)生的熱量散發(fā)出去。因此，本體溫度會(huì)升高，器件的遷移率會(huì)降低，從而導(dǎo)致溝道電流減小。

總體來說，F(xiàn)D-SOI很好地解決了PD-SOI之中存在的既有問題，且由于是平面工藝，不需要花費(fèi)更多成本來進(jìn)行遷移，是未來功率半導(dǎo)體向前發(fā)展的最合適選擇之一。

** 那些FD-SOI廠商**

?

首先需要明確的是，目前全球有三家公司具備FD-SOI代工能力，分別是意法半導(dǎo)體、三星和格芯。

先來說意法半導(dǎo)體，2012年，意法半導(dǎo)體宣布其克羅勒工廠已經(jīng)具備28nm FD-SOI制程量產(chǎn)能力，是首個(gè)商業(yè)化代工FD-SOI的公司，其分別于2012年和2014年將FDSOI工藝授權(quán)給格芯和三星。

2018年，意法半導(dǎo)體宣布選定格芯22nm FD-SOI技術(shù)平臺(tái)，采用格芯可量產(chǎn)的22FDX工藝和生態(tài)系統(tǒng)，為未來智能系統(tǒng)提供第二代FD-SOI解決方案，與格芯在FD-SOI技術(shù)的發(fā)展上基本達(dá)成了一致。

再來說GF格芯，作為FD-SOI制造技術(shù)的推動(dòng)者，獲得意法半導(dǎo)體授權(quán)后，2017年在原來的基礎(chǔ)上發(fā)布了22 nm FD-SOI代工平臺(tái)，截至2020年年底已實(shí)現(xiàn)營(yíng)收45 億美元，交付芯片超過3.5 億顆。

2018年，格芯投產(chǎn)12 nm FD-SOI代工平臺(tái)，該平臺(tái)生產(chǎn)的產(chǎn)品幾乎擁有10 nm FinFET 工藝產(chǎn)品同等的性能，功耗和生產(chǎn)成本比16 nm FinFET工藝產(chǎn)品還低，需要注意的是，格芯曾宣布將獨(dú)立開發(fā)7nm制程FD-SOI技術(shù)，但之前已宣布正式放棄。

值得一提的是，在去年7月，ST和GF聯(lián)合宣布，雙方將在法國(guó)克羅爾現(xiàn)有的意法半導(dǎo)體 300 毫米工廠附近創(chuàng)建一家新的聯(lián)合運(yùn)營(yíng)的 300 毫米半導(dǎo)體制造工廠。該工廠的目標(biāo)是到 2026 年全面提高產(chǎn)能，全面擴(kuò)建時(shí)每年生產(chǎn) 620,000 片 300 毫米晶圓（約 42% ST 和約 58% GF）。按照他們?cè)诠嬷兴f，這個(gè)新設(shè)施將支持多種技術(shù)，特別是基于 FD-SOI 的技術(shù)，并將涵蓋多種變體。其中包括格芯市場(chǎng)領(lǐng)先的 FDX 技術(shù)和意法半導(dǎo)體低至 18 納米的綜合技術(shù)路線圖，預(yù)計(jì)在未來幾十年內(nèi)，汽車、物聯(lián)網(wǎng)和移動(dòng)應(yīng)用對(duì)這些技術(shù)的需求仍然很高。

“我們的客戶正在尋求廣泛訪問 22FDX 汽車和工業(yè)應(yīng)用的能力。新工廠將包括 GF 專用代工產(chǎn)能，為我們的客戶提供 GF 的獨(dú)特創(chuàng)新，并將由 GF 人員進(jìn)行現(xiàn)場(chǎng)管理。此次聯(lián)合運(yùn)營(yíng)的新制造產(chǎn)能擴(kuò)張利用了意法半導(dǎo)體克羅爾斯現(xiàn)有的設(shè)施基礎(chǔ)設(shè)施，使格芯能夠加速我們的增長(zhǎng)，同時(shí)受益于規(guī)模經(jīng)濟(jì)，以高度資本效率的方式在我們差異化的 22FDX 平臺(tái)上提供額外的產(chǎn)能，該平臺(tái)已出貨超過 10 億顆芯片。通過這個(gè)合作，我們將擴(kuò)大格芯在歐洲動(dòng)態(tài)技術(shù)生態(tài)系統(tǒng)中的影響力，并鞏固我們作為歐洲領(lǐng)先半導(dǎo)體代工廠的地位。”格芯首席執(zhí)行官 Thomas Caulfield 博士說道。

最后是三星，2014年，三星與意法半導(dǎo)體簽訂28nm FD-SOI技術(shù)多資源制造全方位合作協(xié)議，授權(quán)三星在芯片量產(chǎn)中利用意法半導(dǎo)體的FD-SOI技術(shù)。同年，三星成功量產(chǎn)8Mb eMRAM，并利用28nm FD-SOI，在2019年成功量產(chǎn)首款商用eMRAM。

2019年，在三星推出首款商用eMRAM的同時(shí)即表示，MCU將是eMRAM的主要應(yīng)用方向之一，未來將繼續(xù)擴(kuò)大其嵌入式非易失性內(nèi)存產(chǎn)品，其中包括1gb eMRAM測(cè)試芯片，并計(jì)劃使用其18FDS工藝制造eMRAM，以及更先進(jìn)的基于FinFET的節(jié)點(diǎn)。

雖然格芯放棄了7nm FD-SOI，但歐洲尤其是法國(guó)并不想放棄這項(xiàng)目前自身尚處于領(lǐng)先地位的技術(shù)。

此外，據(jù)報(bào)道，法國(guó)CEA-Leti正計(jì)劃新建一條工藝引導(dǎo)線，基于全耗盡絕緣體上硅(FD-SOI)技術(shù)開發(fā)10納米低功耗工藝技術(shù)模塊，該技術(shù)未來將進(jìn)一步向7納米拓展。該機(jī)構(gòu)透露，F(xiàn)D-SOI新一代工藝將與18、22和28nm的現(xiàn)有設(shè)計(jì)兼容，并且還將包括嵌入式非易失性存儲(chǔ)器(eNVM)工藝，該項(xiàng)目由法國(guó)政府獨(dú)立于《歐盟芯片法案》提供資金。

在這些廠商的推動(dòng)下，F(xiàn)D-SOI，迎來了新的契機(jī)。

?

審核編輯：劉清