淺談晶體管的下一個25年

75任何芯片的基本組成部分都是晶體管，它最近迎來了 75歲生日。今天我們將討論下一個 25 年。

晶體管本質(zhì)上是電流開關。施加到其“柵極”的電壓會導致電流在其“源極”和“漏極”之間的通道中流動。每個晶體管都可以打開或關閉，對應于“1”或“0”。在摩爾定律擴展和 CMOS 工藝技術改進的推動下，現(xiàn)代計算芯片在數(shù)十億甚至萬億的規(guī)模上做到了這一點。

理想的晶體管執(zhí)行以下操作：

開啟時傳導最大電流量；

關閉時不允許任何電流流動；

盡快切換；

晶體管的三個主要組成部分：“柵極”、“源極”和“漏極”。

晶體管簡史

1947 年，約翰·巴丁 (John Bardeen)、威廉·肖克利 (William Shockley) 和沃爾特·布拉頓 (Walter Brattain) 在 AT&T 的貝爾實驗室發(fā)明了第一批晶體管，稱為“平面”晶體管，因為晶體管的所有元件，包括柵極、源極和漏極都位于二維平面上。

在發(fā)展早期，平面晶體管的開關速度可以通過縮短柵極長度來提高?！袄o”（Straining）硅溝道也會提高開關速度。為了應變溝道（strain channels），將一層硅放置在一層硅鍺 (SiGe) 上。由于硅層中的原子與 SiGe 層對齊，這導致硅原子之間的連接拉伸，從而使溝道應變。在這種配置中，硅原子距離更遠，干擾電子運動的原子力減少。在應變溝道中，電子遷移率（即電子在被電場牽引時的移動速度）提高了 70%，從而使晶體管開關速度提高了 35%。

允許繼續(xù)縮放的進一步發(fā)展是“High-K/Metal”門（gate）的開發(fā)。在 45nm 節(jié)點，柵極電介質(zhì)開始失去其絕緣（介電）質(zhì)量并表現(xiàn)出過多的泄漏電流（即，當晶體管處于關斷狀態(tài)時，大量電流會流過晶體管）。

柵極電介質(zhì)（ gate dielectric ）是一個非常薄的絕緣層，通常由二氧化硅制成，位于晶體管的金屬柵電極和電流流過的溝道之間。英特爾在其 45 納米工藝（2007 年）中取得重大突破，采用鉿基介電層（hafnium-based dielectric）和由替代金屬材料組成的柵電極。3 年后，該行業(yè)的其他公司也紛紛效仿。由此產(chǎn)生的組合產(chǎn)生了“high dielectric constant”或“High K”柵極。

隨著晶體管尺寸的不斷減小，源極和漏極之間的空間減小到柵極失去適當控制溝道中電流流動的能力的程度。正因為如此，平面晶體管表現(xiàn)出明顯的“短溝道”效應，尤其是在 28nm 節(jié)點以下，漏電流過大。

為了應對這一挑戰(zhàn)，業(yè)界轉(zhuǎn)向“3D”晶體管，即 FinFET。

在 FinFET 中，柵極在硅鰭（silicon fin）的三個側(cè)面環(huán)繞溝道，而不是像平面晶體管那樣僅在頂部環(huán)繞。這樣可以更好地控制流過晶體管的電流；FinFET 晶體管的開關時間明顯快于平面晶體管。在 2010 年代初期，英特爾開始生產(chǎn) 22 納米節(jié)點的 FinFET，而臺積電等代工廠在 3 年后開始生產(chǎn) 16 納米節(jié)點的 FinFET。

由于可以制造多薄/多高的鰭片以及可以并排放置多少鰭片的限制，晶體管的另一種發(fā)展目前正在行業(yè)中進行。這些下一代晶體管被稱為“Gate-All-Around”晶體管，或GAAFET。GAA 使用堆疊的水平“納米片”，因此柵極在所有 4 個側(cè)面都圍繞著溝道。這進一步增加了晶體管的驅(qū)動電流和整體性能。每個納米片的寬度以及每個晶體管中的納米片數(shù)量都可以變化，從而允許定制設計。

2022年，三星開始在其3nm工藝中使用GAA。由于良率問題，三星3nm GAP的大批量芯片有望在 2024 年實現(xiàn)量產(chǎn)。英特爾的20A工藝節(jié)點路線圖上有GAA，該工藝節(jié)點將于2024年制造就緒，產(chǎn)品將于2025年批量出貨。臺積電在2025年或2026 年的工藝節(jié)點N2有GAA 。這些生產(chǎn)年份是目標，我們認為，這些參與者中至少有2個可能會進一步延遲。

除了最初的 GAA 工藝之外，還包括轉(zhuǎn)向forksheet或3D互補 FET (CFET)，其中 n 和 p 溝道移動得更近或垂直堆疊。

為了繼續(xù)超越2nm的路線圖，向 Gate-All-Around 的過渡也將需要用于納米片的新晶體管溝道材料。這是因為硅和鍺等塊狀材料中的電子遷移率在5nm以下顯著下降。隨著我們深入到納米尺度，原子效應不再被忽視。也許應對這些挑戰(zhàn)的最佳材料系列是二維材料。

二維材料

二維材料是由單層原子組成的結(jié)晶固體，最著名的二維材料是石墨烯，它是一種碳的同素異形體，由排列在六邊形晶格中的單層原子組成。但是，需要注意的是石墨烯沒有帶隙。

半導體由它們的帶隙定義：將卡在價帶中的電子激發(fā)到它可以導電的導帶所需的能量。帶隙需要足夠大，以便晶體管的開和關狀態(tài)之間有明顯的對比，這樣它就可以在不產(chǎn)生錯誤的情況下處理信息。盡管具有高電子遷移率，但沒有帶隙，石墨烯不能用作半導體材料。盡管石墨烯在摻雜時具有帶隙，但摻雜的石墨烯不允許足夠低的關斷電流或足夠高的導通電流。

用于下一代納米片的最有前途的二維材料來自“過渡金屬二硫化物”或“TMD”子系列。該組中的材料包括二硫化鉬 (MoS2)、二硫化鎢 (WS2) 和二硒化鎢 (WSe2)。TMD 具有 < 5nm 溝道厚度所需的帶隙和遷移率。

Philip Wong 在他于 HotChips 2019 主題演講“What will the next node offer us?”中也強調(diào)了這一點。

雖然碳納米管（CNT，一種一維材料）也受到關注，但經(jīng)過 30 多年的研發(fā)，它們的制造難度仍然眾所周知。為了實現(xiàn)晶體管應用所需的性能指標，必須生長數(shù)百萬個單獨的管子（即密度）并且所有管子都以相同的方式對齊（即對齊）。此外，對于 CNT，您只需要處理碳。二維材料的用途要廣泛得多，指的是一整套材料，而且理論上比碳納米管更容易制造。可以生長大面積的單層片，然后轉(zhuǎn)移。

二維材料生長

二維材料通常通過化學氣相沉積 (CVD) 生長，盡管最近的努力還包括原子層沉積 (ALD)。根據(jù)襯底和參數(shù)的選擇，二維薄膜生長可以是單層或多層。

例如，單層石墨烯（最成熟的二維材料）如今主要通過 CVD 在銅箔或薄膜基板上生長。然而，目前的 CVD 生長技術產(chǎn)生的“多晶”石墨烯在晶格中具有多個晶界。生長也是可變的，這意味著晶圓與晶圓之間的一致性很難實現(xiàn)。由于存在晶界和其他缺陷，CVD 石墨烯固有的電子遷移率通常仍遠低于 10,000 cm2/(V?s)，與載體上原始剝離石墨烯薄片報道的 200,000 cm2/(V?s) 值相去甚遠。

剝離石墨烯是指從石墨中剝離出來的純石墨烯薄片；這就是 2004 年曼徹斯特大學的兩名研究人員（Andre Geim 和 Kostya Novoselov）使用透明膠帶從石墨上剝離石墨烯層時首次分離出石墨烯的方式。

正如您所想象的，當您的材料/晶圓的特性變化如此之大時，計量/檢查變得異常困難。

因此，今天的石墨烯電子市場可以忽略不計，一些參與者主要專注于傳感器（例如：霍爾效應）或 mems 設備（限制較少的光刻規(guī)則/更大的線寬，可以容忍更高的可變性等）。Cardea Bio 和 GrapheneDX 等公司特別致力于石墨烯生物傳感器，因為石墨烯具有生物相容性，可以通過場效應傳感進行功能化以檢測各種分子化合物。歐洲的 Graphenea和Applied Nanolayers等其他公司正在建設專門的石墨烯鑄造廠。

像MoS2和WS2這樣的TMD甚至更新生，如今通常生長在藍寶石晶圓上。Aixtron和Oxford Instruments 目前是唯一一家銷售二維材料專用生長工具的OEM。要認真對待2D材料，必須開發(fā)更一致的晶圓到晶圓生長工藝，以實現(xiàn)長期“單晶”材料的目標。

編輯：黃飛

?