一文詳解ADC與DAC

在現(xiàn)實(shí)世界中，常見(jiàn)的信號(hào)大都是模擬量，像溫度、聲音、氣壓等，但在信號(hào)的處理與傳輸中，為了減少噪聲的干擾，較多使用的是數(shù)字量。因此我們經(jīng)常會(huì)將現(xiàn)實(shí)中的模擬信號(hào)，通過(guò) ADC 轉(zhuǎn)換為數(shù)字信號(hào)進(jìn)行運(yùn)算、傳輸、儲(chǔ)存，再通過(guò) DAC 轉(zhuǎn)換為模擬信號(hào)，呈現(xiàn)出來(lái)。

但要注意的是，現(xiàn)實(shí)中的模擬量連續(xù)的，意味著它有無(wú)限的分辨率，但轉(zhuǎn)換為數(shù)字量之后，將會(huì)丟失一定的精度，在時(shí)間和幅度上都會(huì)變成離散的值。

ADC 基本原理

ADC(Analog-to-Digital Converter)指模擬 / 數(shù)字轉(zhuǎn)換器，可將真實(shí)世界的模擬信號(hào)，例如溫度、壓力、聲音或者圖像等，轉(zhuǎn)換成更容易儲(chǔ)存、處理和發(fā)射的數(shù)字形式。

采樣

因?yàn)檩斎氲哪M信號(hào)是連續(xù)的，而將要輸出的數(shù)字信號(hào)是離散的，所以只能進(jìn)行瞬時(shí)采樣，再將采樣值轉(zhuǎn)換為輸出的數(shù)字量，再重新開(kāi)始下一輪的采樣。

為了能準(zhǔn)確無(wú)誤用信號(hào) v_svs 表示出模擬輸入信號(hào) v_1v1，至少需要滿足采樣定理，即采樣頻率 f_sfs 在模擬輸入信號(hào)最高頻率分量fi(max) 的 2 倍以上(通常會(huì)取 3~5 倍，但太高的頻率需要更快的工作速度，需要綜合成本考慮)：

只要滿足了采樣定理，即可用低通濾波器，將 v_svs 還原為 v_1v1。濾波器電壓傳輸系數(shù)應(yīng)在低于 fi(max) 時(shí)保持不變，在 fs?fi(max) 前迅速下降為 0。

保持

保持電路能夠采樣結(jié)束后，讓信號(hào)保持一段時(shí)間，使 ADC 有充分時(shí)間進(jìn)行轉(zhuǎn)換。一般采樣脈沖頻率越高、采樣越密，采樣值就越多，采樣保持電路的輸出信號(hào)就越接近輸入信號(hào)的波形。采樣 - 保持電路的基本形式如下：

采樣 - 保持的基本步驟：

當(dāng)采樣控制信號(hào) vL 為高電平時(shí)，使 MOS 管 T 導(dǎo)通，v1 經(jīng)過(guò)電阻 1 和 MOS 管 T，給電容 CH 充電。

若取 R1=RF，則充電結(jié)束后 v0=vc=?v1。

當(dāng)采樣控制信號(hào) vL 跌落回電平時(shí)，MOS 管 T 截止，電容 CH 上的電壓不會(huì)突變，所以 v0 也能保持一段時(shí)間，采樣結(jié)果得以被記錄下來(lái)。

量化

采樣得到的數(shù)字量，必須為某個(gè)規(guī)定的最小數(shù)值單位的整數(shù)倍，這個(gè)轉(zhuǎn)換過(guò)程稱為量化，所取的最小數(shù)量單位稱為量化單位 Δ。數(shù)字信號(hào)最低有效位 LSB 的 1 所代表的數(shù)量大小就等于 Δ。

因?yàn)槟M電壓是連續(xù)的，不一定能被 Δ 整除，因此會(huì)出現(xiàn)量化誤差。

量化級(jí)越細(xì)，量化誤差就越小，所用二進(jìn)制代碼的位數(shù)就越多，電路也越復(fù)雜。

編碼

將量化的結(jié)果用二進(jìn)制(或其他進(jìn)制)表示出來(lái)，稱為編碼。

ADC 常見(jiàn)類型

并聯(lián)比較型(Flash)

并聯(lián)比較型 ADC 又稱 Flash ADC，屬于直接 ADC，能將輸入的模擬電壓直接轉(zhuǎn)換為輸出的數(shù)字量，不需要經(jīng)過(guò)中間變量轉(zhuǎn)換。它由一系列電壓比較器組成，每個(gè)比較器將輸入信號(hào)與唯一的分壓后的參考電壓進(jìn)行比較。比較器的輸出連接編碼器電路的輸入，產(chǎn)生二進(jìn)制的輸出。

不僅在操作理論方面是最簡(jiǎn)單的，而且在速度方面也是最有效的 ADC 技術(shù)，僅受比較器和柵極傳播延遲的限制。不幸的是，對(duì)于任何給定數(shù)量的輸出位，它是最密集的組件

并聯(lián)比較型 ADC 的轉(zhuǎn)換速度是最快的，但缺點(diǎn)是需要使用很多電壓比較器和大規(guī)模的代碼轉(zhuǎn)換電路(常見(jiàn)的并聯(lián)比較型輸出大都在 8 位以下)。

逐次逼近型

逐次逼近型(Successive Approximation)ADC 采用的是一種反饋比較型電路結(jié)構(gòu)。由比較器、DAC、寄存器、時(shí)鐘脈沖源和控制邏輯等組成：

其原理是，設(shè)定一個(gè)數(shù)字量，通過(guò) DAC 得到一個(gè)對(duì)應(yīng)的輸出模擬電壓。將這個(gè)模擬電壓和輸入的模擬電壓信號(hào)從最高位開(kāi)始順序地相比較，如果兩者不相等，則調(diào)整所取的數(shù)字量，直到兩個(gè)模擬電壓相等為止，最后所取的這個(gè)數(shù)字量就是所求的轉(zhuǎn)換結(jié)果。其過(guò)程像用天平去稱量位置重量的物體，先加大砝碼，再逐次添加或換用小砝碼。

逐次逼近型 ADC 的優(yōu)點(diǎn)是速度高，功耗低，在低分辨率(12 位)下具有性價(jià)比優(yōu)勢(shì);缺點(diǎn)是轉(zhuǎn)換速率一般，電路規(guī)模中等。

雙積分型(V-T)

雙積分型 ADC 是一種間接 ADC，它首先將輸入的模擬電壓信號(hào)轉(zhuǎn)換成與之成正比的時(shí)間寬度信號(hào)，隨后在此時(shí)間寬度內(nèi)，對(duì)固定頻率的時(shí)鐘進(jìn)行脈沖計(jì)數(shù)，計(jì)數(shù)的值就是正比于模擬輸入電壓的數(shù)字信號(hào)。因此，也將這種 ADC 稱為電壓 - 時(shí)間變換型(V-T)ADC。

雙積分型 ADC 由積分器、比較器、計(jì)數(shù)器、控制邏輯和時(shí)鐘信號(hào)源組成，如圖：

雙積分型 ADC 的優(yōu)點(diǎn)是工作性能穩(wěn)定(兩次積分，排除 RC 參數(shù)差異)、抗干擾能力強(qiáng)(積分受噪聲影響不大);缺點(diǎn)是轉(zhuǎn)換速率低(轉(zhuǎn)換精度依賴于積分時(shí)間)。

Σ-Δ 型

Σ-Δ 調(diào)制型 ADC 的原理與上文的并聯(lián)型與逐次逼近型 ADC 不同，它不是將采樣信號(hào)的絕對(duì)值進(jìn)行量化編碼，而是將兩次相鄰采樣值之差(增量)進(jìn)行量化與編碼的。其基本結(jié)構(gòu)如下：

它由線性電壓積分器、1 位輸出量化器、1 位輸入 DAC 和一個(gè)求和電路組成。經(jīng)過(guò)量化器處理輸出的數(shù)字信號(hào) V0，經(jīng)過(guò) DAC 轉(zhuǎn)換為模擬信號(hào)VF，并負(fù)反饋至輸入端的求和電路，與輸入信號(hào) v1 相減，得到差值 vD。積分器對(duì) vD 作線性積分，輸出電壓 vINT 至量化器，由量化器量化為 1 位的數(shù)字量輸出。由于采用 1 為輸出的量化器，所以在連續(xù)工作的狀態(tài)下，輸出信號(hào) V0 是由 0 和 1 組成的數(shù)據(jù)流。

Σ-Δ 調(diào)制型 ADC 的優(yōu)點(diǎn)是可以容易地做到高分辨率測(cè)量;缺點(diǎn)是轉(zhuǎn)換速率低、電路規(guī)模大。

電壓 - 頻率變換型(V-F)

電壓 - 頻率變換型(V-F)ADC 是一種間接 ADC。主要由 V-F 變換器(也稱為壓控振蕩器 Voltage Controlled Oscillator，簡(jiǎn)稱 VCO)、計(jì)數(shù)器及其時(shí)鐘信號(hào)控制閘門(mén)、寄存器、單穩(wěn)態(tài)觸發(fā)器等幾部分構(gòu)成：

其原理是：

將輸入的模擬電壓信號(hào)轉(zhuǎn)換為對(duì)應(yīng)的頻率信號(hào)。

在固定的時(shí)間內(nèi)對(duì)頻信號(hào)率計(jì)數(shù)。

計(jì)數(shù)結(jié)果正比于輸入電壓的幅值。

ADC 主要參數(shù)

分辨率：輸出數(shù)字量變化一個(gè)相鄰數(shù)值所需輸入模擬電壓的變化量，一般用二進(jìn)制的位數(shù)表示，分辨率為 n 表示是滿刻度 Fs 的 2 的 n 次方分之一。

量化誤差：ADC 的有限位數(shù)對(duì)模擬量進(jìn)行量化而引起的誤差。要準(zhǔn)確表示模擬量，ADC 的位數(shù)需要很大甚至無(wú)窮大，所以 ADC 器件都有量化誤差。一個(gè)分辨率有限的 ADC 的階梯狀轉(zhuǎn)換特性曲線與具有無(wú)限分辨率的 ADC 轉(zhuǎn)化特性曲線之間的最大偏差就是量化誤差。

轉(zhuǎn)換速率：每秒進(jìn)行轉(zhuǎn)換的次數(shù)。

轉(zhuǎn)換量程：ADC 所能測(cè)量的最大電壓，一般等于參考電壓，超過(guò)此電壓有可能損毀 ADC。當(dāng)信號(hào)較小時(shí)可以考慮降低參考電壓來(lái)提高分辨率，改變參考電壓后，對(duì)應(yīng)的轉(zhuǎn)換值也會(huì)改變，計(jì)算實(shí)際電壓時(shí)需要將參考電壓考慮進(jìn)去，所以說(shuō)一般參考電壓都要做到很穩(wěn)定且不帶有高次諧波。

偏移誤差：ADC 輸入信號(hào)為 0 時(shí)，但 ADC 轉(zhuǎn)換輸出信號(hào)不為 0 的值。

滿刻度誤差：ADC 滿刻度輸出時(shí)對(duì)應(yīng)的輸入信號(hào)與理想輸入信號(hào)值之差。

線性度：實(shí)際 ADC 的轉(zhuǎn)移函數(shù)和理想直線的最大偏移。

DAC 基本原理

DAC(Digital-to-Analog Canverter)，指數(shù)字 / 模擬轉(zhuǎn)換器?？蓪?shù)字量轉(zhuǎn)換為成比例的模擬電壓或電流。舉個(gè)例子，計(jì)算機(jī)可能產(chǎn)生范圍從 00000000 到 11111111 的數(shù)字輸出，DAC 將其轉(zhuǎn)換為范圍從 0 到 10V 的電壓。DAC 從基本原理上可以分兩類：電流求和型、分壓器型。

DAC 常見(jiàn)類型

開(kāi)關(guān)樹(shù)型

開(kāi)關(guān)樹(shù)型 DAC 是最簡(jiǎn)單粗暴的 DAC，由電阻分壓器和樹(shù)狀的開(kāi)關(guān)網(wǎng)絡(luò)組成：

這些開(kāi)關(guān)分別受 3 位輸入d0,d1,d2 控制，由此可得：

進(jìn)一步看，對(duì)于 n 位二進(jìn)制輸入的開(kāi)關(guān)樹(shù)型 DAC，輸出為：

開(kāi)關(guān)樹(shù)型 DAC 特點(diǎn)是電阻種類單一，且在輸出端基本不取電流的情況下，對(duì)開(kāi)關(guān)導(dǎo)通電阻要求不高;但缺點(diǎn)是用的開(kāi)關(guān)太多。

權(quán)電阻網(wǎng)絡(luò)

權(quán)指的是一個(gè)多位二進(jìn)制數(shù)中，每一位 1 所代表的數(shù)值。例如，一個(gè) n 位二進(jìn)制數(shù)從最高位(Most Significant Bit, MSB)到最低位(LSB)的權(quán)依次為

權(quán)電阻網(wǎng)絡(luò)型 DAC(屬于電壓輸出型)的原理如下圖所示(4 位)，它由權(quán)電阻網(wǎng)絡(luò)，4 個(gè)模擬開(kāi)關(guān)和 1 個(gè)求和放大器組成：

其中，S0,S1,S2,S3 是 4 個(gè)電子開(kāi)關(guān)，受 d0,d1,d2,d3 4 個(gè)信號(hào)的控制，輸入為 1 時(shí)開(kāi)關(guān)撥到 VREF，輸入為 0 時(shí)開(kāi)關(guān)接地。所以，當(dāng) di=1 時(shí)有之路電流 Ii 流向求和放大器，di=0 時(shí)之路電流為零。求和放大器是一個(gè)負(fù)反饋放大器，當(dāng)反相輸入端 V? 的電位低于同相輸入端的電位 V+ 時(shí)，輸出端對(duì)地電壓 v0 為正;當(dāng) V_+V?>V+ 時(shí)，v0 為負(fù)。且當(dāng) V? 稍高于 V+ 時(shí)，即可在 v0 產(chǎn)生大幅度的負(fù)輸出電壓。v0 經(jīng) RF 反饋回 V?，使得 V? 降低回 V+(0V)。

假設(shè)運(yùn)算放大器為理想器件(輸入電流為零)，則可得到：

又因?yàn)?V_≈0，因此各支路電流分別為：

其中，d_ndn 可取 0 或 1。代入上式，并假設(shè)反饋電阻時(shí)，可得到輸出電壓：

進(jìn)一步看，對(duì)于 n 位權(quán)電阻網(wǎng)絡(luò) DAC，當(dāng)反饋電阻時(shí)，輸出電壓計(jì)算公式是：

所以，輸出的模擬電壓正比于輸入的數(shù)字量 Dn，其變化范圍是 0 至

另外一方面，如果需要得到正輸出電壓，則應(yīng)該提供負(fù)的 VREF。

權(quán)電阻網(wǎng)絡(luò)型 DAC 的優(yōu)點(diǎn)是結(jié)構(gòu)簡(jiǎn)單，但缺點(diǎn)是個(gè)電阻阻值相差較大，在現(xiàn)實(shí)中有可能造成比較大的精度差。為了改善，可以采用雙極權(quán)電阻網(wǎng)絡(luò)，此處不展開(kāi)說(shuō)明，但仍無(wú)法從根本上解決。

倒 T 形電阻網(wǎng)絡(luò)

為了改善權(quán)電阻網(wǎng)絡(luò) DAC 阻值相差太大的問(wèn)題，可以采用倒 T 形電阻網(wǎng)絡(luò) DAC，它只用了 R 和 2R 兩種阻值的電阻(所以也稱為 R2R DAC)，對(duì)于控制精度有很大的幫助：

當(dāng)求和放大器反饋電阻阻值為 R 時(shí)，輸出電壓：

可見(jiàn)，倒 T 形電阻網(wǎng)絡(luò)與權(quán)電阻網(wǎng)絡(luò) DAC 的計(jì)算公式是相同的。

權(quán)電流型

在分析權(quán)電阻網(wǎng)絡(luò)與倒 T 形電阻網(wǎng)絡(luò)時(shí)，會(huì)將模擬開(kāi)關(guān)當(dāng)理想器件看待，但實(shí)際中它們存在一定的導(dǎo)通電阻和壓降，開(kāi)關(guān)之間的一致性又有差別，所以會(huì)產(chǎn)生轉(zhuǎn)換誤差而影響精度。解決方法是采用權(quán)電流型 DAC，它有一組恒流源，每個(gè)恒流源電流大小依次為前一個(gè)的一半，與輸入二進(jìn)制對(duì)應(yīng)位的權(quán)成正比。采用恒流源使得每個(gè)支路電流大小不再受開(kāi)關(guān)導(dǎo)通電阻和壓降的影響。

當(dāng)輸入數(shù)字量的某位為 1 時(shí)，對(duì)應(yīng)的開(kāi)關(guān)將恒流源接至運(yùn)算放大器的輸入端;當(dāng)輸入代碼為 0 時(shí)，對(duì)應(yīng)的開(kāi) 關(guān)接地，故輸出電壓為：

DAC 主要參數(shù)

分辨率：最小輸出電壓(也就是輸入數(shù)字量為 1 時(shí)的電壓)與最大輸出電壓(也就是輸入數(shù)字量為最大，每一位都是 1 時(shí)的電壓)之比。一般通過(guò)輸入數(shù)字量的位數(shù)來(lái)表示。

轉(zhuǎn)換量程：DAC 能輸出的最大電壓，一般的關(guān)于參考電壓或其倍數(shù)。

建立時(shí)間：從輸入數(shù)字量到輸出模擬量之間的延時(shí)時(shí)間。

轉(zhuǎn)換精度：與 ADC 的轉(zhuǎn)換精度類似。