穩(wěn)定時間挑戰(zhàn)與改進技巧

在設計一個用于AC信號處理的數(shù)據(jù)采集系統(tǒng) (DAQ) 時，你的測試結果也許不滿足你所需的技術規(guī)格，其主要原因在于糟糕的失真性能。在這種情況下，你該怎么辦呢？也許你會首先檢查信號源，然后檢查電源、印刷電路板 (PCB) 布局布線，等等，不過問題依然存在。你是不是想過其它原因呢，比如說輸入信號的不穩(wěn)定？這有可能是一個非常重要的考慮因素。

在這片博文中，我將會談一談信號穩(wěn)定—以及輸入信號的不穩(wěn)定—如何影響失真性能。

圖1顯示了一個逐次逼近寄存器SAR模數(shù)轉換器 (ADC) 輸入電路的簡化模型和內部采樣電容器的時域充電響應。

圖1：使信號穩(wěn)定的電荷分布

在采集階段，有一個電荷從輸入信號源傳輸?shù)紸DC的內部采樣電容器，CSH內。CSH 上的VIN 信號必須在采集時間，tAQ內，至少穩(wěn)定至最終值的最低有效位 (LSB) 的一半。很明顯，如果輸入源需要的穩(wěn)定時間比tAQ長，在tACQ結束時，CSH 上的殘余電壓誤差將大于LSB的一半，并且ADC輸出將會不準確。

但是，失真并不僅僅是在某些輸入電壓值上觀察到的準確性問題。失真表示ADC的輸入與輸出之間的非線性關系。換句話說，ADC傳遞曲線與這個方程式計算出的直線不一致，而這條直線在ADC輸入范圍內具有恒定斜率和截距。那么，問題就在于，ADC輸入上的信號不穩(wěn)定如何在ADC響應中產生失真或非線性呢？

一般說來，SAR ADC具有一個包含集成模擬采樣開關的開關電容器輸入結構。開關的導通電阻，RON，具有一個相對于輸入信號電壓的非線性電阻。

圖2a顯示的是典型RON值與互補金屬氧化物半導體 (CMOS) 模擬開關的輸入電壓之間關系的曲線圖。非線性導通電阻調制穩(wěn)定時間常量，這樣的話，如圖2b所示，在tAQ 結束時，輸入正弦波與采樣電容器上的信號之間的殘余電壓誤差 (VERR) 也是非線性的。如果導通電阻是完全恒定的，誤差曲線將是一條直線（如圖3a和3b中所示），ADC輸出上將不會出現(xiàn)失真。

讓我們來看一個存在穩(wěn)定問題的例子。出于成本和簡化設計的原因，工業(yè)電力自動化應用不使用具有SAR ADC的前端放大器。圖4顯示了一個典型電路。

圖4：無前端放大器的典型ADC電路

圖5顯示的是使用具有一個前端RC濾波器的16位、8通道ADS8568 SAR ADC的電路的AC性能。如圖4所示，在電路中不使用有源濾波的情況下，更高的電阻值和電容值將獲得更好的濾波器效果。然而，這會導致不太令人滿意的總諧波失真 (THD)，這個值要遠遠劣于ADS8568數(shù)據(jù)表中-90dB的技術規(guī)格。一個二階RC濾波器將使性能變得更加糟糕。根本原因在于，輸入信號，VS，在ADC的采集時間內，并未在采樣電容器，CSH，上完全穩(wěn)定。

圖5：具有經簡化前端RC濾波器的ADS8568的糟糕的AC性能

你可以用以下兩個方法來解決這個穩(wěn)定問題，并提升性能：

通過直接減少采樣率來增加采樣時間。你可以用方程式1計算出真實的采樣時間，通過減少采樣率來增加tACQ_Real 時間，這是因為ADC數(shù)據(jù)表中為（轉換時間）指定了一個最大值（方程式2）：

圖6顯示了一個使用二階濾波器后的經刷新測試結果。在把采樣率從10Ksps調整為1Ksps后，AC性能從之前的-65.46dBc大大改進為-92dBc THD。

圖6：采樣時間增加后的測試結果