24位Δ-Σ結(jié)構(gòu)音頻AD轉(zhuǎn)換器CS5361的性能特點(diǎn)及應(yīng)用分析

1 CS5361的主要特性

CS5361是CRYSTAL公司推出的114dB?192kHz數(shù)據(jù)輸出率的24位Δ-Σ結(jié)構(gòu)音頻AD轉(zhuǎn)換器，其主要特性如下：

●采用多位Δ-Σ結(jié)構(gòu);

●具有24位轉(zhuǎn)換精度;

●114 dB動(dòng)態(tài)范圍;

●總諧波失真+噪聲優(yōu)于-105 dB;

●系統(tǒng)采樣率高達(dá)192kHz;

●功耗小于150mW;

●內(nèi)部帶有高通濾波電路或直流失調(diào)電壓標(biāo)定電路;

●內(nèi)帶線性相移數(shù)字抗混濾波器;

●支持5V到2.5V邏輯電平;

●采用差動(dòng)輸入結(jié)構(gòu);

●具有溢出檢測(cè)功能;

●采用24腳SOIC或TSSOP封裝形式?

CS5361是供數(shù)字音頻系統(tǒng)使用的完整的模數(shù)轉(zhuǎn)換器，可完成采樣?模數(shù)轉(zhuǎn)換?抗混濾波等功能，并最終產(chǎn)生以串行模式輸出的?對(duì)應(yīng)于左右兩個(gè)輸入通道信號(hào)的24位采樣數(shù)據(jù)，而且其最高數(shù)據(jù)輸出率可高達(dá)192kHz?

CS5361芯片采用具有優(yōu)良噪聲抑制能力的差動(dòng)輸入結(jié)構(gòu)，并采用5階多位Δ-Σ調(diào)制器，同時(shí)帶有數(shù)字濾波器和抽樣器，從而避免了需要外部抗混濾波器的麻煩?

2 CS5361的引腳排列及功能

CS5361采用24腳SOIC或TSSOP封裝，引腳排列圖如圖1所示?芯片內(nèi)部結(jié)構(gòu)圖如圖2所示?各引腳的功能如下：

RST：低功耗模式選擇端，低電平有效;

M/ S：主?從模式選擇引腳，該腳為低電平時(shí)，芯片為從工作模式;

LRCK：該端可用于決定當(dāng)前串行數(shù)據(jù)屬于左通道還是右通道;

SCLK：串行移位時(shí)鐘端口;

MCLK：調(diào)制器和數(shù)字濾波器的時(shí)鐘源;

VD：芯片數(shù)字電源;

GND：地參考，必須與模擬地相連;

VL：數(shù)字輸入輸出部分電源;

SDOUT：串行數(shù)據(jù)信號(hào)輸出端;

MDIV：時(shí)鐘分頻端，該腳為高電平時(shí)，主時(shí)鐘被2分頻;

HPF：高通濾波器允許端，該腳為低電平時(shí)，高通濾波器工作;

I2S/LJ：數(shù)據(jù)輸出格式選擇端，該腳為高電平時(shí)，輸出格式為I2S，否則為左對(duì)齊輸出格式;

M0?M1：操作模式選擇端;

OVFL：左右通道溢出指示腳;

AINL+，AINL-，AINR+，AINR-：分別為左右通道模擬信號(hào)的+?-輸入端;

VA：+5V模擬電源輸入端;

VQ：內(nèi)部靜態(tài)參考電壓，使用時(shí)應(yīng)連接濾波器;

REFGND：內(nèi)部采樣電路參考地;

FILT+：內(nèi)部采樣電路參考電壓?

3 基本工作原理

CS5361轉(zhuǎn)換器工作時(shí)，應(yīng)根據(jù)工作的具體需要確定工作模式?操作模式?輸出格式?高通濾波模式等工作參數(shù)，下面分別介紹這些參數(shù)的意義及設(shè)置方式?

3.1 操作模式及采樣率范圍選擇

CS5361轉(zhuǎn)換器的M1?M0引腳狀態(tài)可用于決定芯片的操作模式，通過(guò)設(shè)置適當(dāng)?shù)牟僮髂Ｊ剑墒笴S5361的輸出采樣率（FS）在2kHz到192kHz之間進(jìn)行選擇?每種操作模式對(duì)應(yīng)的采樣率范圍如表1所列?

對(duì)于每種操作模式，芯片的性能可能略有差異，例如，工作在單速模式時(shí)，CS5361的數(shù)字濾波器的通帶為0~0.47FS，阻帶大于0.58FS，阻帶衰減優(yōu)于95dB，濾波器群延時(shí)為12/FS（S）;工作在倍速模式時(shí)，CS5361的數(shù)字濾波器的通帶為0~0.45FS，阻帶大于0.68FS，阻帶衰減優(yōu)于92dB，濾波器群延時(shí)為9/FS（S）;工作在四速模式時(shí)，CS5361的數(shù)字濾波器的通帶為0~0.24FS，阻帶大于0.78FS，阻帶衰減優(yōu)于97dB，濾波器群延時(shí)為5/FS（S），因此，應(yīng)根據(jù)實(shí)際需要適當(dāng)選擇CS5361的操作模式?

3.2 系統(tǒng)時(shí)鐘MCLK和MDIV狀態(tài)

當(dāng)CS5361的操作模式確定后，系統(tǒng)時(shí)鐘和MDIV的狀態(tài)將決定具體的輸出采樣率（FS）?左右通道時(shí)鐘LRCK和串行移數(shù)時(shí)鐘頻率（SCLK）?

對(duì)于單速模式，其采樣率范圍為2~48kHz，因此，當(dāng)MDIV為0時(shí)， MCLK的范圍應(yīng)為512kHz~12288kHz;而當(dāng)MDIV為1時(shí)， MCLK的范圍應(yīng)為1024kHz~24576kHz;

對(duì)于倍速模式，采樣率范圍為48~96kHz，故在MDIV為0時(shí)， MCLK的范圍應(yīng)為6144kHz~12288kHz;為1時(shí)MCLK的范圍應(yīng)為12288kHz~24576kHz;

對(duì)于四速模式，由于其采樣率范圍為96~192kHz因此，當(dāng)MDIV為0時(shí)，MCLK的范圍應(yīng)為6144 kHz~12288kHz;而當(dāng)MDIV為1時(shí)， MCLK的范圍則應(yīng)為12288kHz~24576kHz?

3.3 主從模式設(shè)置

通過(guò)設(shè)置芯片的第2腳為高電平可使CS5361進(jìn)入主模式，反之進(jìn)入從模式?主從模式的區(qū)別在于進(jìn)入主模式時(shí)，LRCK?SCLK為輸出信號(hào)？而在從模式時(shí)，LRCK?SCLK為輸入信號(hào)，并應(yīng)保證LRCK?SCLK與MCLK同步，同時(shí)應(yīng)使LRCK=FS?SCLK=64FS，否則將影響器件性能的發(fā)揮?設(shè)計(jì)主從模式的目的在于，多片ADC同步工作時(shí)，可以使其中的一片工作于主模式，其它工作于從模式，從模式ADC的LRCK?SCLK來(lái)自于主模式的ADC，這樣可保證多片ADC的同步工作?

3.4 高通濾波器和直流偏移標(biāo)定

由于CS5361轉(zhuǎn)換器內(nèi)部集成有數(shù)字高通濾波器?因此，可通過(guò)控制該芯片HPF引腳的狀態(tài)來(lái)控制高通濾波器的工作狀況，具體的方法是：當(dāng)HPF為0時(shí)，內(nèi)部高通濾波器將連續(xù)記錄通道內(nèi)的低頻信號(hào)，并從抽樣濾波器中濾除低于轉(zhuǎn)折頻率的低頻信號(hào)，從而實(shí)現(xiàn)高通濾波功能?此時(shí)高通濾波器的轉(zhuǎn)折頻率為1Hz，高通濾波器的建立時(shí)間為105/FS（s）;而當(dāng)HPF為1時(shí)，高通濾波器記錄的低頻信號(hào)被凍結(jié)，并連續(xù)地從抽樣濾波器中被扣除，從而實(shí)現(xiàn)直流偏移校正功能?與CS5361相連的模擬通道在工作時(shí)，可能會(huì)產(chǎn)生小的直流偏移，從而影響CS5361性能的發(fā)揮?因此，可以利用CS5361內(nèi)部集成的數(shù)字高通濾波器將直流偏移校正掉，現(xiàn)將其工作過(guò)程說(shuō)明如下：

（1） 開(kāi)通高通濾波器，等待至少105/FS秒的時(shí)間以建立高通濾波功能;

（2） 高通濾波器建立后，禁止高通濾波器工作，凍結(jié)直流偏移值，此時(shí)芯片的輸出即為去掉直流偏移后的數(shù)據(jù)?

應(yīng)當(dāng)說(shuō)明的是：在此過(guò)程中，應(yīng)始終保持CS5361處在正常工作狀態(tài)?如果CS5361進(jìn)入低功耗模式，那么高通濾波器中凍結(jié)的直流偏移值將被復(fù)位，此時(shí)若想實(shí)現(xiàn)直流偏移校正功能，則必須重復(fù)上述過(guò)程?

圖3

3.5 數(shù)據(jù)輸出格式控制

CS5361的數(shù)據(jù)輸出格式有左對(duì)齊格式和I2S格式?通過(guò)控制I2S/LJ腳的狀態(tài)可以選擇數(shù)據(jù)的輸出格式?

當(dāng)I2S/LJ為0時(shí)，數(shù)據(jù)輸出格式為左對(duì)齊格式;當(dāng)I2S/LJ為1時(shí)，數(shù)據(jù)輸出格式為I2S格式?兩種格式的時(shí)序圖如圖3所示?

4 應(yīng)用

同其它高精度AD轉(zhuǎn)換器一樣，CS5361在實(shí)際應(yīng)用時(shí)，也應(yīng)特別注意地線和電源線的布線?設(shè)計(jì)時(shí)必須為VA和VL提供干凈的電源，當(dāng)用VD給CS5361內(nèi)部的數(shù)字濾波器供電時(shí)，可以通過(guò)一個(gè)電阻從VA上獲取，也可以直接與系統(tǒng)的邏輯電源相連?而如果VD從VA上獲取，則必須保證VD不再給其它數(shù)字電路供電?電源退耦電容必須盡可能靠近CS5361，而且應(yīng)使小容量的電容更靠近ADC?所有信號(hào)，特別是時(shí)鐘信號(hào)必須遠(yuǎn)離FILT+和VQ引腳，接在FILT+和VQ上的退耦電容必須放在與REFGND最近的位置?為了減小數(shù)字信號(hào)干擾，ADC的數(shù)字輸出應(yīng)該只驅(qū)動(dòng)CMOS輸入端?圖4是CS5361的典型應(yīng)用電路連接圖?

由于ADC只以有限頻率采樣模擬信號(hào)，因此，高于一定頻率的信號(hào)可能會(huì)引起假頻信號(hào)?另外，由于ADC的輸入阻抗有限，因此，在輸入端還應(yīng)加一定帶寬的阻抗匹配電路，以改善ADC的性能?

由于ADC參考電壓的源阻抗以及外部濾波電容的影響，系統(tǒng)上電后，必須經(jīng)過(guò)一段時(shí)間，參考電壓才能穩(wěn)定，因此，必須等待一段時(shí)間后才能得到準(zhǔn)確的測(cè)量結(jié)果?另外在實(shí)際使用CS5361時(shí)，還有以下幾點(diǎn)需要注意：

（1）CS5361內(nèi)部的數(shù)字濾波器為線性相移濾波器，因此應(yīng)根據(jù)這一特點(diǎn)對(duì)不同頻率信號(hào)的相位作出校正;

（2）CS5361在開(kāi)始工作時(shí)，由于要等待濾波器穩(wěn)定，因此在濾波器穩(wěn)定前可輸出2000個(gè)左右的無(wú)效數(shù)據(jù)，無(wú)效數(shù)據(jù)的具體個(gè)數(shù)與操作模式有關(guān)，此點(diǎn)應(yīng)注意;

（3）CS5361從MCLK穩(wěn)定到第一個(gè)數(shù)據(jù)出現(xiàn)，有一定的延時(shí)，延時(shí)大小與操作模式有關(guān);

（4）CS5361轉(zhuǎn)換器的四速模式和倍速模式時(shí)的信號(hào)帶寬幾乎完全一樣，所不同的是四速模式時(shí)的輸出采樣率更高一些，濾波器的通頻帶也更寬一些，因此在滿(mǎn)足采樣率要求的前提下，應(yīng)盡量采用低速操作模式，實(shí)際使用發(fā)現(xiàn)：CS5361在低速模式時(shí)的性能優(yōu)于高速模式?

（5）利用CS5361的高通濾波器進(jìn)行直流偏移校正時(shí)，它只是去除了做直流標(biāo)定前通道所產(chǎn)生的直流偏移，而對(duì)于在采樣進(jìn)行中產(chǎn)生的偏移，此功能不起作用?

（6）CS5361的數(shù)據(jù)接口時(shí)序在左對(duì)齊格式和I2S格式時(shí)有很大的差別，這一點(diǎn)在使用時(shí)應(yīng)引起足夠的重視?

（7）CS5361通常以2的補(bǔ)碼格式交替連續(xù)輸出兩個(gè)通道的24位采樣數(shù)據(jù)，其信號(hào)滿(mǎn)偏電壓有效值為2V，這一點(diǎn)對(duì)格式變換十分有用?

（8）CS5361的兩個(gè)通道數(shù)據(jù)雖然是交替分時(shí)輸出，但同一組數(shù)據(jù)的采樣時(shí)刻卻是同步的，它們分別代表同一時(shí)刻的兩個(gè)通道模擬信號(hào)的值?

責(zé)任編輯：gt