關(guān)于模擬開關(guān)相關(guān)基礎(chǔ)知識的介紹

（文章來源：潤石科技）

模擬開關(guān)，是利用JFET或MOS的特性實(shí)現(xiàn)控制信號通路的開關(guān)，主要用來完成信號鏈路連接或斷開的切換功能。由于它具有功耗低、速度快、無機(jī)械觸點(diǎn)、體積小和使用壽命長等特點(diǎn)，在各種自動控制系統(tǒng)和電子數(shù)碼產(chǎn)品中得到了廣泛應(yīng)用。

傳統(tǒng)CMOS工藝模擬開關(guān)的結(jié)構(gòu)如圖1所示。將NMOS與PMOS并聯(lián)，可使信號在兩個方向上同等順暢地通過。門極用于控制開關(guān)的導(dǎo)通和截止，NMOS在Vgs為正的時候?qū)ǎ赩gs為負(fù)的時侯截止，PMOS則反之。由于PMOS和NMOS的不同特性，導(dǎo)致他們組成的開關(guān)具有如下圖所示的特性。NMOS和PMOS之間承載信號電流的多少由輸入與輸出電壓比決定。由于開關(guān)對電流流向不存在選擇問題，因而也沒有輸入端與輸出端之分。兩個MOSFET由內(nèi)部反相與同相邏輯控制下導(dǎo)通或斷開。CMOS開關(guān)的好處是軌到軌的動態(tài)范圍，雙向操作，在輸入電壓變化時，導(dǎo)通電阻保持不變。

靜態(tài)參數(shù)（導(dǎo)通電阻，漏電流，邏輯控制觸發(fā)電平）：①導(dǎo)通電阻RON，不同通道導(dǎo)通電阻的差異RON，導(dǎo)通電阻的平坦度RFLAT(ON)。

導(dǎo)通電阻會導(dǎo)致信號有損失，尤其是當(dāng)開關(guān)串聯(lián)的負(fù)載為低阻抗時損失更大。應(yīng)用中應(yīng)根據(jù)實(shí)際情況選擇導(dǎo)通電阻合適的開關(guān)。特別需要注意，導(dǎo)通電阻的阻值與電源供電電壓有直接關(guān)系，通常電源電壓越大，導(dǎo)通電阻就越小。

NMOS管在信號比較低時的導(dǎo)通電阻較小，而PMOS管則在輸入信號較高時的導(dǎo)通電阻較小，兩個電阻并聯(lián)后，則在整個信號的有效范圍內(nèi)都比較低。

漏電流Leakage Current?：一個理想狀態(tài)的開關(guān)要求導(dǎo)通狀態(tài)下的電阻為零，斷開狀態(tài)下導(dǎo)通電阻趨于無限大，漏電流為零；而實(shí)際上開關(guān)斷開時為高阻狀態(tài)，漏電流不為零，常規(guī)的CMOS漏電流約1nA左右。開關(guān)斷開時，漏電流會流入負(fù)載，從而引起額外的誤差。如果信號源內(nèi)阻很高，傳輸信號為直流量，就特別需要考慮模擬開關(guān)的漏電流，一般希望漏電流越小越好。

需要注意，如果通過模擬開關(guān)前端電路的阻抗大則漏電流的影響不容忽略，如果前端電路阻抗較小，則導(dǎo)通電阻的影響就會更大些。

邏輯控制觸發(fā)電平VIH，VIL。VIH可以被模擬開關(guān)識別成邏輯高電平的最小電平值；VIL可以被模擬開關(guān)識別成邏輯低電平的最大電壓值。
? ? ? （責(zé)任編輯：fqj）